1.本技术实施例涉及存储器技术领域，特别涉及一种预充电方法、装置、控制电路、存储器、存储系统及设备。
背景技术：
2.随着存储器技术的发展，存储器的类型越来越多，三维与非门(three dimensional not and，3d nand)存储器便是其中的一种。3d nand存储器包括多个存储块，一个存储块包括阵列排布的多个存储串，一个存储串包括串联连接的多个存储单元。
3.在一个存储块中，在向选定存储单元写入数据之前，需要对该存储块中的非选定存储串进行预充电，以将非选定存储串中的目标存储单元的沟道中的电子吸引至该非选定存储串的某一输入端，从而降低该目标存储单元受到的编程干扰，其中，目标存储单元为非选定存储串中与选定字线连接的存储单元。
4.相关技术对非选定存储串进行预充电的方式为：对非选定存储串的某一输入端施加预充电电压，对非选定存储串中的各个存储单元的栅极均施加一个较小的电压(如，0v)，容易造成预充电不充分，使得目标存储单元受到的编程干扰较强。
技术实现要素：
5.本技术实施例提供了一种预充电方法、装置、控制电路、存储器、存储系统及设备，可用于较大程度的降低目标存储单元受到的编程干扰。所述技术方案如下：
6.一方面，本技术实施例提供了一种预充电方法，所述预充电方法用于在向选定存储单元写入数据之前，对非选定存储串进行预充电，所述方法包括：
7.对所述非选定存储串的目标输入端施加预充电电压，所述目标输入端为所述非选定存储串的与位线连接的输入端或者与源极线连接的输入端；
8.将所述非选定存储串中位于所述目标输入端和目标存储单元之间的存储单元的沟道导通，所述位于所述目标输入端和目标存储单元之间的存储单元包括已编程存储单元，所述目标存储单元为所述非选定存储串中与选定字线连接的存储单元。
9.在一种可能实现方式中，将所述非选定存储串中位于所述目标输入端和目标存储单元之间的存储单元的沟道导通，包括：
10.对所述位于所述目标输入端和目标存储单元之间的存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压。
11.在一种可能实现方式中，所述位于所述目标输入端和目标存储单元之间的存储单元还包括未编程存储单元；所述将所述非选定存储串中位于所述目标输入端和目标存储单元之间的存储单元的沟道导通，包括：
12.对所述已编程存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压；
13.对所述未编程存储单元的栅极施加第二电压，所述第二电压大于所述未编程存储
单元的阈值电压且小于所述第一电压。
14.在一种可能实现方式中，编程方向为靠近所述目标输入端的方向，所述已编程存储单元均为未被擦除的存储单元。
15.在一种可能实现方式中，编程方向为远离所述目标输入端的方向，所述已编程存储单元均为重新写入数据的存储单元，或者，所述已编程存储单元均为未被擦除的存储单元，或者，所述已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
16.在一种可能实现方式中，所述方法还包括：
17.将所述非选定存储串中未位于所述目标输入端和所述目标存储单元之间的存储单元的沟道导通。
18.在一种可能实现方式中，对所述已编程存储单元的栅极施加所述第一电压的截止时间早于对所述目标输入端施加所述预充电电压的截止时间。
19.在一种可能实现方式中，所述已编程存储单元的数量为多个，对距离所述目标输入端远的已编程存储单元的栅极施加所述第一电压的截止时间不晚于对距离所述目标输入端近的已编程存储单元的栅极施加所述第一电压的截止时间。
20.在一种可能实现方式中，所述与位线连接的输入端和所述与源极线连接的输入端之间包括选择管堆栈和存储单元堆栈，所述选择管堆栈和所述存储单元堆栈通过掺杂区连接，所述目标输入端为所述与位线连接的输入端，所述位于所述目标输入端和目标存储单元之间的存储单元包括所述掺杂区和所述目标存储单元之间的存储单元。
21.另一方面，提供了一种预充电装置，所述预充电装置用于在向选定存储单元写入数据之前，对非选定存储串进行预充电，所述装置包括：
22.电压施加模块，被配置为对所述非选定存储串的目标输入端施加预充电电压，所述目标输入端为所述非选定存储串的与位线连接的输入端或者与源极线连接的输入端；
23.导通模块，被配置为将所述非选定存储串中位于所述目标输入端和目标存储单元之间的存储单元的沟道导通，所述位于所述目标输入端和目标存储单元之间的存储单元包括已编程存储单元，所述目标存储单元为所述非选定存储串中与选定字线连接的存储单元。
24.在一种可能实现方式中，所述导通模块，被配置为对所述位于所述目标输入端和目标存储单元之间的存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压。
25.在一种可能实现方式中，所述位于所述目标输入端和目标存储单元之间的存储单元还包括未编程存储单元；所述导通模块，被配置为对所述已编程存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压；对所述未编程存储单元的栅极施加第二电压，所述第二电压大于所述未编程存储单元的阈值电压且小于所述第一电压。
26.在一种可能实现方式中，编程方向为靠近所述目标输入端的方向，所述已编程存储单元均为未被擦除的存储单元。
27.在一种可能实现方式中，编程方向为远离所述目标输入端的方向，所述已编程存储单元均为重新写入数据的存储单元，或者，所述已编程存储单元均为未被擦除的存储单元，或者，所述已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
28.在一种可能实现方式中，所述导通模块，还被配置为将所述非选定存储串中未位于所述目标输入端和所述目标存储单元之间的存储单元的沟道导通。
29.在一种可能实现方式中，对所述已编程存储单元的栅极施加所述第一电压的截止时间早于对所述目标输入端施加所述预充电电压的截止时间。
30.在一种可能实现方式中，所述已编程存储单元的数量为多个，对距离所述目标输入端远的已编程存储单元的栅极施加所述第一电压的截止时间不晚于对距离所述目标输入端近的已编程存储单元的栅极施加所述第一电压的截止时间。
31.在一种可能实现方式中，所述与位线连接的输入端和所述与源极线连接的输入端之间包括选择管堆栈和存储单元堆栈，所述选择管堆栈和所述存储单元堆栈通过掺杂区连接，所述目标输入端为所述与位线连接的输入端，所述位于所述目标输入端和目标存储单元之间的存储单元包括所述掺杂区和所述目标存储单元之间的存储单元。
32.另一方面，提供了一种控制电路，所述控制电路包括可编程逻辑电路和/或程序指令，所述控制电路被配置为在向选定存储单元写入数据之前，根据如下步骤对非选定存储串进行预充电：
33.对所述非选定存储串的目标输入端施加预充电电压，所述目标输入端为所述非选定存储串的与位线连接的输入端或者与源极线连接的输入端；
34.将所述非选定存储串中位于所述目标输入端和目标存储单元之间的存储单元的沟道导通，所述位于所述目标输入端和目标存储单元之间的存储单元包括已编程存储单元，所述目标存储单元为所述非选定存储串中与选定字线连接的存储单元。
35.在一种可能实现方式中，所述控制电路，被配置为对所述位于所述目标输入端和目标存储单元之间的存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压。
36.在一种可能实现方式中，所述位于所述目标输入端和目标存储单元之间的存储单元还包括未编程存储单元；所述控制电路，被配置为对所述已编程存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压；对所述未编程存储单元的栅极施加第二电压，所述第二电压大于所述未编程存储单元的阈值电压且小于所述第一电压。
37.在一种可能实现方式中，编程方向为靠近所述目标输入端的方向，所述已编程存储单元均为未被擦除的存储单元。
38.在一种可能实现方式中，编程方向为远离所述目标输入端的方向，所述已编程存储单元均为重新写入数据的存储单元，或者，所述已编程存储单元均为未被擦除的存储单元，或者，所述已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
39.在一种可能实现方式中，所述控制电路，还被配置为将所述非选定存储串中未位于所述目标输入端和所述目标存储单元之间的存储单元的沟道导通。
40.在一种可能实现方式中，对所述已编程存储单元的栅极施加所述第一电压的截止时间早于对所述目标输入端施加所述预充电电压的截止时间。
41.在一种可能实现方式中，所述已编程存储单元的数量为多个，对距离所述目标输入端远的已编程存储单元的栅极施加所述第一电压的截止时间不晚于对距离所述目标输入端近的已编程存储单元的栅极施加所述第一电压的截止时间。
42.在一种可能实现方式中，所述与位线连接的输入端和所述与源极线连接的输入端之间包括选择管堆栈和存储单元堆栈，所述选择管堆栈和所述存储单元堆栈通过掺杂区连接，所述目标输入端为所述与位线连接的输入端，所述位于所述目标输入端和目标存储单元之间的存储单元包括所述掺杂区和所述目标存储单元之间的存储单元。
43.另一方面，提供了一种存储器，所述存储器包括：存储阵列和与所述存储阵列通信连接的控制电路；
44.所述存储阵列包括非选定存储串，所述控制电路被配置为在向选定存储单元写入数据之前，根据如下步骤对所述非选定存储串进行预充电：
45.对所述非选定存储串的目标输入端施加预充电电压，所述目标输入端为所述非选定存储串的与位线连接的输入端或者与源极线连接的输入端；
46.将所述非选定存储串中位于所述目标输入端和目标存储单元之间的存储单元的沟道导通，所述位于所述目标输入端和目标存储单元之间的存储单元包括已编程存储单元，所述目标存储单元为所述非选定存储串中与选定字线连接的存储单元。
47.在一种可能实现方式中，所述控制电路，被配置为对所述位于所述目标输入端和目标存储单元之间的存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压。
48.在一种可能实现方式中，所述位于所述目标输入端和目标存储单元之间的存储单元还包括未编程存储单元；所述控制电路，被配置为对所述已编程存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压；对所述未编程存储单元的栅极施加第二电压，所述第二电压大于所述未编程存储单元的阈值电压且小于所述第一电压。
49.在一种可能实现方式中，编程方向为靠近所述目标输入端的方向，所述已编程存储单元均为未被擦除的存储单元。
50.在一种可能实现方式中，编程方向为远离所述目标输入端的方向，所述已编程存储单元均为重新写入数据的存储单元，或者，所述已编程存储单元均为未被擦除的存储单元，或者，所述已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
51.在一种可能实现方式中，所述控制电路，还被配置为将所述非选定存储串中未位于所述目标输入端和所述目标存储单元之间的存储单元的沟道导通。
52.在一种可能实现方式中，对所述已编程存储单元的栅极施加所述第一电压的截止时间早于对所述目标输入端施加所述预充电电压的截止时间。
53.在一种可能实现方式中，所述已编程存储单元的数量为多个，对距离所述目标输入端远的已编程存储单元的栅极施加所述第一电压的截止时间不晚于对距离所述目标输入端近的已编程存储单元的栅极施加所述第一电压的截止时间。
54.在一种可能实现方式中，所述与位线连接的输入端和所述与源极线连接的输入端之间包括选择管堆栈和存储单元堆栈，所述选择管堆栈和所述存储单元堆栈通过掺杂区连接，所述目标输入端为所述与位线连接的输入端，所述位于所述目标输入端和目标存储单元之间的存储单元包括所述掺杂区和所述目标存储单元之间的存储单元。
55.另一方面，提供了一种存储系统，所述存储系统包括存储器以及耦合到所述存储器的控制器，所述控制器被配置为控制所述存储器；
56.所述存储器包括存储阵列和与所述存储阵列通信连接的控制电路；所述存储阵列包括非选定存储串，所述控制电路被配置为在向选定存储单元写入数据之前，根据如下步骤对所述非选定存储串进行预充电：
57.对所述非选定存储串的目标输入端施加预充电电压，所述目标输入端为所述非选定存储串的与位线连接的输入端或者与源极线连接的输入端；
58.将所述非选定存储串中位于所述目标输入端和目标存储单元之间的存储单元的沟道导通，所述位于所述目标输入端和目标存储单元之间的存储单元包括已编程存储单元，所述目标存储单元为所述非选定存储串中与选定字线连接的存储单元。
59.在一种可能实现方式中，所述控制电路，被配置为对所述位于所述目标输入端和目标存储单元之间的存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压。
60.在一种可能实现方式中，所述位于所述目标输入端和目标存储单元之间的存储单元还包括未编程存储单元；所述控制电路，被配置为对所述已编程存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压；对所述未编程存储单元的栅极施加第二电压，所述第二电压大于所述未编程存储单元的阈值电压且小于所述第一电压。
61.在一种可能实现方式中，编程方向为靠近所述目标输入端的方向，所述已编程存储单元均为未被擦除的存储单元。
62.在一种可能实现方式中，编程方向为远离所述目标输入端的方向，所述已编程存储单元均为重新写入数据的存储单元，或者，所述已编程存储单元均为未被擦除的存储单元，或者，所述已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
63.在一种可能实现方式中，所述控制电路，还被配置为将所述非选定存储串中未位于所述目标输入端和所述目标存储单元之间的存储单元的沟道导通。
64.在一种可能实现方式中，对所述已编程存储单元的栅极施加所述第一电压的截止时间早于对所述目标输入端施加所述预充电电压的截止时间。
65.在一种可能实现方式中，所述已编程存储单元的数量为多个，对距离所述目标输入端远的已编程存储单元的栅极施加所述第一电压的截止时间不晚于对距离所述目标输入端近的已编程存储单元的栅极施加所述第一电压的截止时间。
66.在一种可能实现方式中，所述与位线连接的输入端和所述与源极线连接的输入端之间包括选择管堆栈和存储单元堆栈，所述选择管堆栈和所述存储单元堆栈通过掺杂区连接，所述目标输入端为所述与位线连接的输入端，所述位于所述目标输入端和目标存储单元之间的存储单元包括所述掺杂区和所述目标存储单元之间的存储单元。
67.另一方面，提供了一种电子设备，所述电子设备包括处理器和存储系统，所述处理器被配置为从所述存储系统中读写数据；
68.所述存储系统包括存储器以及耦合到所述存储器的控制器，所述控制器被配置为控制所述存储器；
69.所述存储器包括存储阵列和与所述存储阵列通信连接的控制电路；所述存储阵列包括非选定存储串，所述控制电路被配置为在向选定存储单元写入数据之前，根据如下步骤对所述非选定存储串进行预充电：
70.对所述非选定存储串的目标输入端施加预充电电压，所述目标输入端为所述非选定存储串的与位线连接的输入端或者与源极线连接的输入端；
71.将所述非选定存储串中位于所述目标输入端和目标存储单元之间的存储单元的沟道导通，所述位于所述目标输入端和目标存储单元之间的存储单元包括已编程存储单元，所述目标存储单元为所述非选定存储串中与选定字线连接的存储单元。
72.在一种可能实现方式中，所述控制电路，被配置为对所述位于所述目标输入端和目标存储单元之间的存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压。
73.在一种可能实现方式中，所述位于所述目标输入端和目标存储单元之间的存储单元还包括未编程存储单元；所述控制电路，被配置为对所述已编程存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压；对所述未编程存储单元的栅极施加第二电压，所述第二电压大于所述未编程存储单元的阈值电压且小于所述第一电压。
74.在一种可能实现方式中，编程方向为靠近所述目标输入端的方向，所述已编程存储单元均为未被擦除的存储单元。
75.在一种可能实现方式中，编程方向为远离所述目标输入端的方向，所述已编程存储单元均为重新写入数据的存储单元，或者，所述已编程存储单元均为未被擦除的存储单元，或者，所述已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
76.在一种可能实现方式中，所述控制电路，还被配置为将所述非选定存储串中未位于所述目标输入端和所述目标存储单元之间的存储单元的沟道导通。
77.在一种可能实现方式中，对所述已编程存储单元的栅极施加所述第一电压的截止时间早于对所述目标输入端施加所述预充电电压的截止时间。
78.在一种可能实现方式中，所述已编程存储单元的数量为多个，对距离所述目标输入端远的已编程存储单元的栅极施加所述第一电压的截止时间不晚于对距离所述目标输入端近的已编程存储单元的栅极施加所述第一电压的截止时间。
79.在一种可能实现方式中，所述与位线连接的输入端和所述与源极线连接的输入端之间包括选择管堆栈和存储单元堆栈，所述选择管堆栈和所述存储单元堆栈通过掺杂区连接，所述目标输入端为所述与位线连接的输入端，所述位于所述目标输入端和目标存储单元之间的存储单元包括所述掺杂区和所述目标存储单元之间的存储单元。
80.本技术实施例提供的技术方案至少带来如下有益效果：
81.本技术实施例提供的技术方案，在对目标输入端施加预充电电压后，导通了位于目标输入端和目标存储单元之间的存储单元的沟道，能够避免不导通的沟道堵塞目标存储单元的沟道中的电子向目标输入端移动的现象，使得目标存储单元的沟道中的电子能够被较为充分地吸引至目标输入端，从而实现对非选定存储串的较为充分地预充电，进而较大程度的降低目标存储单元受到的编程干扰。
附图说明
82.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于
本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
83.图1是本技术实施例提供的一种存储块的结构示意图；
84.图2是本技术实施例提供的一种存储器的结构示意图；
85.图3是本技术实施例提供的一种存储器的结构示意图；
86.图4是本技术实施例提供的一种存储串的示意图；
87.图5是本技术实施例提供的一种非选定存储串的沟道的状态的示意图；
88.图6是本技术实施例提供的一种预充电方法的流程图；
89.图7是本技术实施例提供的一种存储串的示意图；
90.图8是本技术实施例提供的一种电压施加情况的示意图；
91.图9是本技术实施例提供的一种存储串的示意图；
92.图10是本技术实施例提供的一种电压施加情况的示意图；
93.图11是本技术实施例提供的一种存储串的截面示意图；
94.图12是本技术实施例提供的一种预充电装置的示意图；
95.图13是本技术实施例提供的一种存储系统的示意图；
96.图14是本技术实施例提供的一种存储系统的示意图；
97.图15是本技术实施例提供的一种存储卡的结构示意图；
98.图16是本技术实施例提供的一种固态驱动器的结构示意图；
99.图17是本技术实施例提供的一种电子设备的结构示意图。
具体实施方式
100.为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术实施方式作进一步地详细描述。
101.需要说明的是，本技术中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
102.在本技术实施例提供的预充电方法应用于存储器。示例性地，该存储器为闪存存储器，如，3d nand存储器。存储器包括存储阵列，存储阵列包括一个或多个存储块(block)。一个存储块包括阵列排布的多个存储串，一个存储串包括串联连接的多个存储单元。
103.图1是本技术实施例提供的一种存储器中的一个存储块的结构示意图。如图1所示，该存储块包括多个存储串：存储串cs11至存储串cs1m以及存储串cs21至存储串cs2m。其中，m为不小于1的整数。存储串cs11至存储串cs1m以及存储串cs21至存储串cs2m沿平行于衬底的承载面(即图1中的 x方向和 y方向构成的平面)的方向阵列排布。示例性地，图1中的 x方向还可以称为行方向， y方向还可以称为列方向。
104.每个存储串包括多个(例如32个或者64个)串联的存储单元(memory cell，mc)，该多个串联的存储单元沿垂直于衬底的承载面的方向(即图1中的 z方向)排布。不同存储串中相对于衬底的承载面具有相同高度的存储单元处于同一层。
105.在示例性实施例中，本技术实施例中涉及的存储单元可以是单级存储单元(single level cell，slc)、二级存储单元(multi level cell，mlc)、三级存储单元(triple level cell，tlc)或四级存储单元(quad level cell，qlc)等。对于slc，每个存储单元能够存储1个bit(位)的数据；对于mlc，每个存储单元能够存储2个bit的数据；对于tlc，每个存储单元能够存储3个bit的数据；对于qlc，每个存储单元能够存储4个bit的数据。示例性地，slc能够存储0和1表示的2个值；mlc能够存储00、01、10和11表示的4个值；tlc能够存储000、001、010、011、100、101、110和111表示的8个值；qlc能够存储0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110和1111表示的16个值。
106.如图1所示，每个存储串包括至少一个下选择晶体管(bottom select gate，bsg)、存储单元mc1至存储单元mcn以及至少一个上选择晶体管(top select gate，tsg)。其中，上选择晶体管也称为顶部选择栅或漏极选择晶体管，下选择晶体管也称为底部选择栅或源极选择晶体管。其中，n为不小于1的整数。
107.如图1所示，在每个存储串的至少一个下选择晶体管和存储单元mc1之间，以及在至少一个上选择晶体管和存储单元mcn之间，还存在虚拟单元(dummy cell，dc)。虚拟单元通过伪字线(dummy word line，dwl)与其他存储串中的虚拟单元连接。多个存储串中处于同一层的多个虚拟单元共享同一伪字线。每个伪字线包括处于同一层的多个虚拟单元的栅极以及用于耦合栅极的栅极线，也可以理解为，栅极线与多个虚拟单元的栅极连接耦合成一体，形成伪字线。
108.在一些实施例中，位于下选择晶体管和存储单元mc1之间的虚拟单元能够减少下选择晶体管与存储单元mc1之间的电场；位于上选择晶体管和存储单元mcn之间的虚拟单元能够减少上选择晶体管与存储单元mcn之间的电场。当虚拟单元的数量增多时，存储块的尺寸以及存储块的操作可靠性增加，当虚拟单元的数量减少时，存储块的尺寸以及存储块的操作可靠性减小。
109.在行方向上布置的存储串的下选择晶体管可以连接到在行方向上延伸的源极选择线(source select line，ssl)。如图1所示，在第一行中布置的存储串cs11至存储串cs1m的下选择晶体管连接到源极选择线ssl1。在第二行中布置的存储串cs21至存储串cs2m的下选择晶体管连接到源极选择线ssl2。每个源极选择线包括处于同一层的多个下选择晶体管的栅极以及用于耦合栅极的栅极线，也可以理解为，栅极线与多个下选择晶体管的栅极耦合成一体，形成源极选择线。在一些实施例中，存储串cs11至存储串cs1m和存储串cs21至存储串cs2m的下选择晶体管可以共同地连接到单个源极选择线。
110.在行方向上布置的存储串的上选择晶体管可以连接到在行方向上延伸的漏极选择线(drain select line，dsl)。如图1所示，在第一行中布置的存储串cs11至存储串cs1m的上选择晶体管连接到漏极选择线dsl1。在第二行中布置的存储串cs21至存储串cs2m的上选择晶体管连接到漏极选择线dsl2。每个漏极选择线包括处于同一层的多个上选择晶体管的栅极以及用于耦合栅极的栅极线，也可以理解为，栅极线与多个上选择晶体管的栅极耦合成一体，形成漏极选择线。
111.每个存储串均具有两个输入端，一个输入端直接或间接与位线(bit line，bl)连接，另一个输入端直接或间接与源极线(source line，sl)连接。也就是说，每个存储串均具
有与位线连接的输入端和与源极线连接的输入端这两个输入端。在图1中，在第一列中布置的存储串cs11和存储cs21连接到位线bl1，在第m列中布置的存储串cs1m和cs2m连接到位线blm。示例性地，各个存储串具有与同一源极线连接的输入端，该源极线也称为共源极线(common source line，csl)。
112.从图1可以看出，该存储块包括沿 x方向排布的m根bl(bl0至blm)，沿 y方向排布的多根dsl(dsl1、dsl2等)，以及沿 y方向排布的多根ssl(ssl1、ssl2等)。每根dsl与沿 x方向排布的m个tsg连接，每根bl与沿 y方向排布的多个存储串连接，每根ssl与沿 x方向排布的m个bsg连接。
113.继续参考图1，每个存储串的存储单元mc1至存储单元mcn串联连接，存储单元mc1至存储单元mcn分别连接到字线wl1至字线wln。一个存储块中的每个存储串中的存储单元与其他存储串中的存储单元共用一组字线，例如图1中的沿 z方向排布的n根wl(wl0至wln)，该n为大于1的整数。其中，每根wl与位于同一层(即相对于衬底的承载面具有相同高度)的各个存储单元连接，每根字线(word line，wl)包括处于同一层的多个存储单元的栅极以及用于耦合栅极的栅极线，也可以理解为，栅极线与多个存储单元的栅极耦合成一体，形成字线。
114.在一些实施例中，存储串中的存储单元可以为浮栅型场效应管或者电荷捕获(charge trap)型场效应管等能够存储数据的场效应管。tsg和bsg可以为无法存储数据的场效应管，也可以为能够存储数据的场效应管。
115.存储单元包括源极、漏极、栅极以及存储层。存储层用于存储电子，存储层所存储的电子的数量决定存储单元所存储的数据。对于存储单元为浮栅型场效应管的情况，存储单元中的存储层为浮置栅极(floating gate，fg)，简称浮栅，该浮栅由导体材料制成。对于存储单元为电荷捕获型场效应管的情况，存储单元中的存储层为电荷捕获层，该电荷捕获层由诸如氮化硅的绝缘材料制成。
116.在向存储单元中写入数据时，可以向存储单元的栅极施加编程电压，以使得存储单元的沟道中的电子隧穿至存储层。通过控制该编程电压的大小能够控制隧穿至存储层的电子的数量，进而控制该存储单元的阈值电压vth的大小。通常，存储层中存储的电荷量越高，存储单元的阈值电压vth越高。可以理解的是，存储单元的阈值电压vth不同时，控制该存储单元的沟道导通时所需施加在存储单元的栅极的电压不同。因此，存储单元的阈值电压vth的大小即可反映其所存储的数据的内容。需要说明的是，上述存储层可以是指浮栅，也可以是指电荷捕获层，本技术实施例对此不加以限定。
117.读取数据是按照页(page)的形式进行的，也即读取的最小单位是page。page是一个虚拟的概念，并不是一个物理的概念。例如，对于slc来说，每个存储单元存储1个bit的数据，这个时候在物理层面上读取一层存储单元里面存储的数据时对应读取的是一个page的数据；而对于mlc来说，每个存储单元存储2个bit的数据，这个时候在物理层面上读取一层存储单元里面存储的数据时对应读取的是2个page的数据。
118.在读取存储单元中存储的数据时，可以按照电压由小到大的顺序，向存储单元的栅极逐步施加不同档位的读取电压。其中，在施加每种档位的读取电压后，可以检测该存储单元的沟道是否导通。由此，可以实现对存储单元的阈值电压vth的检测，进而实现对存储单元存储的数据的读取。
119.因为直接测量存储单元的阈值电压不容易实现，而存储单元的输出电流与栅极电压、阈值电压相关，所以通过测量电流来确定存储单元的阈值电压。
120.以slc为例，定义处于擦除状态的阈值电压分布为“1”，处于编程状态的阈值电压分布为“0”。在没有被选中的存储单元的栅极施加电压vpass(大于编程状态的最大阈值电压)，在被选中的存储单元的栅极施加电压vread(小于编程状态的最小阈值电压且大于擦除状态的最大阈值电压)。如果在位线上能够检测到电流，说明被选中的存储单元的沟道导通了，被选中的存储单元处于擦除状态“1”；如果在位线上没有检测到电流，说明被选中的存储单元的沟道没有导通，被选中的存储单元处于编程状态“0”。
121.示例性地，存储串中的各个存储单元的沟道能够依次连接，并形成垂直于衬底的柱状结构，该垂直于衬底的柱状结构为存储串的沟道。为了便于说明，后文将一个存储串对应的沟道称为存储串的沟道，一个存储单元对应的沟道称为存储单元的沟道。
122.图2是本技术实施例提供的一种存储器的结构示意图。如图2所示，存储器200包括存储阵列210和与存储阵列210通信连接的控制电路220。
123.该存储阵列210包括一个或多个存储块，每个存储块包括多个阵列排布的存储串，每个存储串包括在与位线连接的输入端和与源极线连接的输入端之间串联连接的多个存储单元。每个存储串还包括位于与位线连接的输入端侧的tsg以及位于与源极线连接的输入端侧的bsg。
124.控制电路220用于驱动存储阵列210。控制电路220能够根据本技术实施例提供的预充电方式对存储阵列210中的存储块中的非选定存储串进行预充电。在示例性实施例中，控制电路220还能够对存储串中的存储单元执行擦除、编程、读取或验证等操作。
125.本领域技术人员应能理解上述存储器200仅为举例，其他现有的或今后可能出现的存储器如可适用于本技术，也应包含在本技术保护范围以内，并在此以引用方式包含于此。
126.示例性地，如图3所示，控制电路220包括地址解码器221、电压发生器222、读取和写入电路223和数据输入/输出电路224。存储器200还包括控制逻辑230。控制逻辑230可以连接到地址解码器221、电压发生器222、读取和写入电路223和数据输入/输出电路224。
127.地址解码器221可以通过行线连接到存储阵列210。行线可以包括漏极选择线、字线、源极选择线和共源极线等。其中，字线可以包括与存储单元连接的字线和与虚拟单元连接的伪字线。
128.地址解码器221可以被配置为响应于控制逻辑230的控制来操作。地址解码器221可以从控制逻辑230接收地址。地址解码器221可以被配置成对接收的地址进行解码，得到块地址，然后根据块地址在存储阵列210中选择至少一个存储块。地址解码器221还可以被配置成对接收的地址进行解码，得到行地址，然后根据行地址将电压发生器222提供的电压施加到至少一个字线。示例性地，地址解码器221还可以被配置成对接收的地址进行解码，得到列地址，列地址可以被传递到读取和写入电路223。例如，地址解码器221可以包括诸如行解码器、列解码器和地址缓冲器的部件。
129.电压发生器222被配置成生成多个电压。电压发生器222可以响应于控制逻辑230的控制来操作。示例性地，电压发生器222可通过使用外部电源电压或内部电源电压来生成存储阵列210所需的各种电压，例如，擦除电压、编程电压、导通电压、读取电压等。电压发生
器222生成的电压可以通过地址解码器221被供给到存储阵列210。
130.读取和写入电路223可以包括页面缓冲器。页面缓冲器可以通过位线连接到存储阵列210。页面缓冲器可以响应于控制逻辑230的控制来操作。页面缓冲器可以利用数据输入/输出电路224传送数据。
131.数据输入/输出电路224可以通过数据线连接到读取和写入电路223中的页面缓冲器。数据输入/输出电路224可以响应于控制逻辑230的控制而操作。数据输入/输出电路224可以包括接收正被输入的数据的多个输入/输出缓冲器(未示出)。
132.控制逻辑230可以被配置成控制存储阵列210的操作，如，编程操作、擦除操作、读取操作、验证操作等。控制逻辑230可以响应于外部传输的命令而操作。
133.示例性地，一个存储块中的多个字线可以划分为第一堆栈字线和第二堆栈字线，第一堆栈字线为靠近bl的多个相邻的字线，第二堆栈字线为靠近sl的多个相邻的字线。本技术实施例对一个存储块中的多个字线中的第一堆栈字线以及第二堆栈字线的划分方式不加以限定，示例性地，划分方式为等分或者非等分。
134.对于一个存储块，在按照编程方向编程之前，需要先执行擦除操作，执行擦除操作时采用的擦除方式根据实际的应用场景确定。示例性地，擦除方式可以是指对存储块中的各个字线连接的存储单元均进行擦除(也称为全部擦除)，也可以是指只对各个字线中的部分字线连接的存储单元进行擦除(也称为部分擦除)。本技术实施例对部分擦除的具体情况不加以限定，示例性地，部分擦除的具体情况包括但不限于：只对各个字线中的第一堆栈字线连接的存储单元进行擦除(也称为第一堆栈擦除)、只对各个字线中的第二堆栈字线连接的存储单元进行擦除(也称为第二堆栈擦除)、只对各个字线中的中间部分的字线连接的存储单元进行擦除(也称为中间擦除)、只对各个字线中的不相邻的多个字线连接的存储单元进行擦除等。
135.示例性地，将一个存储串中的与第一堆栈字线连接的存储单元称为第一堆栈存储单元，将一个存储串中的与第二堆栈字线连接的存储单元称为第二堆栈存储单元。对于部分擦除的情况为第一堆栈擦除的情况，存储块中的每个存储串中的第一堆栈存储单元被擦除(如图4中的(a)所示)；对于部分擦除的情况为第二堆栈擦除的情况，存储块中的每个存储串中的第二堆栈存储单元被擦除(如图4中的(b)所示)。在图4中，未被擦除的存储单元利用黑色标记，被擦除的存储单元利用白色标记。需要说明的是，存储串中的被擦除的存储单元的情况并不局限于图4所示的两种情况，在部分擦除的其他情况下，存储串中的被存储单元的情况也随之变化。
136.示例性地，对于一个存储块，按照编程方向编程的过程包括多个编程阶段，每个编程阶段用于向一个选定字线连接的选定存储单元写入数据。选定字线是指在按照编程方向编程的过程被选定的字线，选定字线连接的选定存储单元是指在选定字线连接的各个存储单元中需要写入数据的存储单元。将选定存储单元所在的存储串称为选定存储串，将选定字线连接的各个存储单元中不需要写入数据的存储单元所在的存储串称为非选定存储串。
137.需要说明的是，随着按照编程方向编程的过程的进行，选定字线不断变化。下一个编程阶段中的选定字线与上一个编程阶段中的选定字线之间的位置关系与编程方向有关。示例性地，若编程方向为从与源极线连接的输入端到与位线连接的输入端的方向(也称为正向编程方向)，则下一个编程阶段中的选定字线位于上一个编程阶段中的选定字线的上
方。例如，如图1所示，在编程方向为正向编程方向的情况下，若上一个编程阶段中的选定字线为wl1，则下一个编程阶段中的选定字线为wl2至wln中的一个字线，也就是说，下一个编程阶段中的选定字线位于上一个编程阶段中的选定字线的上方。
138.若编程方向为从与位线连接的输入端到与源极线连接的输入端的方向(也称为逆向编程方向)，则下一个编程阶段中的选定字线位于上一个编程阶段中的选定字线的下方。例如，如图1所示，在编程方向为逆向编程方向的情况下，若上一个编程阶段中的选定字线为wln，则下一个编程阶段中的选定字线为wln-1至wl1中的一个字线，也就是说，下一个编程阶段中的选定字线位于上一个编程阶段中的选定字线的下方。示例性地，对于部分擦除的情况，选定字线从连接的存储单元被擦除的字线中选取。
139.在一个编程阶段中，在对选定字线连接的选定存储单元进行编程，也即向选定字线连接的选定存储单元写入数据时，需要在选定字线上施加编程电压，以使选定存储单元的沟道中的电子隧穿至浮栅或电荷捕获层。但是，该编程电压极有可能会使得非选定存储串中与选定字线连接的存储单元也产生电子隧穿，也即是，在对选定存储单元进行编程时，非选定存储串中与选定字线连接的存储单元将受到编程干扰。示例性地，将非选定存储串中与选定字线连接的存储单元称为非选定存储串中的目标存储单元。
140.为了降低编程干扰，在选定字线上施加编程电压之前，先对非选定存储串进行预充电，以减少非选定存储串中的目标存储单元的沟道中的电子数量，提高非选定存储串中的目标存储单元的沟道的电势，由此，在对选定存储单元进行编程时，可有效降低目标存储单元产生电子隧穿的概率，从而能够降低目标存储单元受到的编程干扰。在示例性实施例中，为便于操作，除对非选定存储串进行预充电外，还会对选定存储单元所在的选定存储串进行预充电。
141.一些实施例利用的预充电方式为：当编程方向为逆向编程方向时，对非选定存储串的与源极线连接的输入端施加预充电电压，对非选定存储串中的各个存储单元的栅极均施加一个较小的电压(如，0v)；当编程方向为正向编程方向时，对非选定存储串的与位线连接的输入端施加预充电电压，对非选定存储串中的各个存储单元的栅极均施加一个较小的电压(如，0v)。该较小的电压仅能够导通未编程存储单元的沟道。
142.需要说明的是，为保证施加预充电电压的输入端能够吸引目标存储单元的沟道中的电子，在对某一输入端施加预充电电压之后，还会对位于施加预充电电压的输入端侧的选择晶体管的栅极施加导通电压，以使位于施加预充电电压的输入端侧的选择晶体管的沟道导通。如，若对与位线连接的输入端施加预充电电压，则会对tsg的栅极施加导通电压；若对与源极线连接的输入端施加预充电电压，则会对bsg的栅极施加导通电压。示例性地，对选择晶体管的栅极施加的导通电压大于选择晶体管的阈值电压。
143.利用一些实施例中的预充电方式对非选定存储串进行预充电，若存储块对应的擦除方式为全部擦除，则可以实现较为充分的预充电。示例性地，以编程方向为正向编程方向，预充电方式为对非选定存储串的与位线连接的输入端施加预充电电压，对非选定存储串中的各个存储单元的栅极均施加一个较小的电压(如，0v)为例，在存储块对应的擦除方式为全部擦除的情况下，非选定存储串中的存储单元中，与第一堆栈字线(upper deck wls)连接的第一堆栈存储单元全部未写入数据。其中，未写入数据是指被擦除且在编程过程中未写入数据。示例性地，未写入数据的存储单元中未存储有数据，可认为处于e态。
144.在与第二堆栈字线(lower deck wls)连接的第二堆栈存储单元中，与位于选定字线(pgm wl)以上的字线连接的存储单元，以及与pgm wl连接的目标存储单元全部未写入数据，与位于pgm wl以下的字线连接的存储单元全部或部分重新写入数据，或者全部未写入数据。其中，重新写入数据是指被擦除且在编程过程中重新写入数据。示例性地，重新写入数据的存储单元中存储有数据，可认为处于p态。
145.在存储块对应的擦除方式为全部擦除的情况下，存储有数据的存储单元只可能位于目标存储单元和与源极线连接的输入端之间。也就是说，即使在施加的较小电压下沟道不导通，存储有数据的存储单元的沟道也不会堵塞目标存储单元的沟道中的电子朝向与位线连接的输入端的移动，从而能够实现较为充分地预充电。
146.示例性地，在存储块对应的擦除方式为全部擦除的情况下，利用一些实施例中的预充电方式进行预充电，非选定存储串的沟道的状态如图5中的(a)所示，非选定存储串中位于目标存储单元以上的存储单元的沟道导通，导通的沟道中的游离电子全部被吸引至与位线连接的输入端，与位线连接的输入端的电子密度较大，预充电比较充分。示例性地，对非选定存储串的与位线连接的输入端施加预充电电压的预充电方式可以简称为bl预充电。需要说明的是，图5以位于pgm wl以下的字线连接的存储单元全部重新写入数据为例进行示例性说明，本技术实施例并不局限于此。
147.随着现代社会通信以及大数据的发展，对存储容量的需求会不断增加，随着存储层数以及单元存储位数的不断增加，以存储块为单位的全部擦除方式在擦除速度上会越来越慢。因此，通常选择存储块部分擦除的方式，以提升擦除速度。发明人发现，若存储块对应的擦除方式为部分擦除，则利用一些实施例中的预充电方式可能会由于未被擦除的存储单元的沟道不导通导致对预充电过程的堵塞，使得预充电不充分，进而受到较强的编程干扰。
148.示例性地，以编程方向为正向编程方向，预充电方式为对非选定存储串的与位线连接的输入端施加预充电电压，对非选定存储串中的各个存储单元的栅极均施加一个较小的电压(如，0v)为例。在存储块对应的擦除方式为第二堆栈擦除的情况下，非选定存储串中的存储单元中，与第一堆栈字线连接的第一堆栈存储单元全部未被擦除；在与第二堆栈字线连接的第二堆栈存储单元中，与位于pgm wl以上的字线连接的存储单元以及与pgm wl连接的目标存储单元全部未写入数据，与位于pgm wl以下的字线连接的存储单元全部或部分重新写入数据，或者全部未写入数据。示例性地，未被擦除的存储单元中存储有数据，可认为处于p态。
149.在存储块对应的擦除方式为第二堆栈擦除的情况下，目标存储单元和与位线连接的输入端之间存在存储有数据的存储单元。此种情况下，在施加的较小电压下，位于目标存储单元和与位线连接的输入端之间存储有数据的存储单元的沟道不导通，会堵塞目标存储单元的沟道中的电子朝向与位线连接的输入端的移动，从而无法实现较为充分地预充电。
150.示例性地，在存储块对应的擦除方式为第二堆栈擦除的情况下，利用一些实施例中的预充电方式进行预充电，非选定存储串的沟道的状态如图5中的(b)所示，非选定存储串中，位于目标存储单元和与位线连接的输入端之间的存储有数据的存储单元的沟道不导通，堵塞目标存储单元的沟道中的电子向与位线连接的输入端的移动，导致预充电不够充分。
151.根据上述分析可知，利用一些实施例中的预充电方式，难以对非选定存储串进行
较为充分的预充电，因此，提供一种能够对非选定存储串进行较为充分的预充电的方式是至关重要的。
152.本技术实施例提供一种预充电方法，该方法应用于存储器200中的控制电路220。预充电方法用于在向选定字线连接的选定存储单元写入数据之前，对非选定存储串进行预充电。
153.对于一个存储块，按照编程方向编程的过程包括多个编程阶段，不同的编程阶段对应不同的选定字线，一个编程阶段用于向该一个编程阶段对应的选定字线连接的选定存储单元写入数据。在每个编程阶段之前，均存在一个预充电阶段，预充电阶段用于对编程阶段对应的非选定存储串进行预充电，也就是说，在向每个编程阶段对应的选定字线连接的选定存储单元写入数据之前，需要对每个编程阶段对应的非选定存储串进行预充电。
154.对每个编程阶段对应的非选定存储串进行预充电的原理相同，本技术实施例以任一编程阶段为例进行说明，也就是说，本技术实施例中的选定字线和非选定存储串是指任一编程阶段对应的选定字线和非选定存储串。需要说明的是，不同的编程阶段对应的选定字线不同，不同编程阶段对应的非选定存储串可能相同，也可能不同，这与不同的编程阶段对应的选定字线连接的选定存储单元所在的选定存储串是否相同有关。选定字线连接的存储单元中哪些为选定存储单元根据实际的数据存储需求灵活确定，本技术实施例对此不加以限定。
155.需要说明的是，非选定存储串的数量可能为一个或多个，对每个非选定存储串进行预充电的原理相同，本技术实施例以非选定存储串的数量为一个为例进行说明，若非选定存储串的数量为多个，则可以参考本技术实施例提供的预充电方法实现对各个非选定存储串的预充电。
156.如图6所示，本技术实施例提供的预充电方法包括步骤601和步骤602。
157.在步骤601中，对非选定存储串的目标输入端施加预充电电压，目标输入端为非选定存储串的与位线连接的输入端或者与源极线连接的输入端。
158.位于非选定存储串两端的输入端分别为与位线连接的输入端和与源极线连接的输入端。目标输入端可以为与位线连接的输入端，也可以为与源极线连接的输入端。在确定出目标输入端后，对目标输入端施加预充电电压，预充电电压用于向非选定存储串中的目标存储单元的沟道中的电子施加一个指向目标输入端的电场力，使得电子能够在电场力作用下离开目标存储单元的沟道而被目标输入端吸收，进而提高目标存储单元的沟道的电势。其中，目标存储单元是指非选定存储串中与选定字线连接的存储单元。本技术实施例对预充电电压的大小不加以限定，示例性地，预充电电压为0～10v中的某一电压，如，2v。
159.在示例性实施例中，目标输入端连接bl或sl，对目标输入端施加预充电电压的方式为：在目标输入端连接的bl或sl上施加预充电电压，以对目标输入端施加预充电电压。
160.示例性地，在对非选定存储串进行预充电的过程中，可以将除目标输入端外的另外一个输入端接地，也即对除目标输入端外的另外一个输入端施加0v电压，还可以对除目标输入端外的另外一个输入端施加大于0v但小于预充电电压的电压。
161.在示例性实施例中，在对非选定存储串进行预充电的过程中，还需要对目标输入端侧的选择晶体管的栅极施加导通电压，以保证目标存储单元的沟道中的电子能够在预充电电压的吸引下移动到目标输入端。当目标输入端为与位线连接的输入端时，目标输入端
侧的选择晶体管为tsg；当目标输入端为与源极线连接的输入端时，目标输入端侧的选择晶体管为bsg。在选定目标输入端后，即可确定目标输入端侧的选择晶体管，然后对该目标输入端侧的选择晶体管的栅极施加导通电压。
162.导通电压用于使目标输入端侧的选择晶体管的沟道导通，也即打开目标输入端侧的选择晶体管，以避免目标输入端侧的选择晶体管对目标存储单元的沟道中的电子朝向目标输入端的移动产生堵塞。示例性地，导通电压大于目标输入端侧的选择晶体管的阈值电压，以保证目标输入端侧的选择晶体管的沟道导通，示例性地，目标输入端侧的选择晶体管的阈值电压为1v，导通电压为2v。
163.在示例性实施例中，目标输入端侧的选择晶体管与选择线(dsl或ssl)连接，对目标输入端侧的选择晶体管的栅极施加导通电压的方式为：在目标输入端侧的选择晶体管连接的选择线上施加导通电压，以对目标输入端侧的选择晶体管的栅极施加导通电压。
164.在步骤602中，将非选定存储串中位于目标输入端和目标存储单元之间的存储单元的沟道导通，位于目标输入端和目标存储单元之间的存储单元包括已编程存储单元。
165.其中，目标存储单元为非选定存储串中与选定字线连接的存储单元。
166.已编程存储单元是指位于目标输入端和目标存储单元之间的存储有数据的存储单元，已编程存储单元的阈值电压比较大，在较小的电压(如，0v)，已编程存储单元的沟道不导通，因此，若位于目标输入端和目标存储单元之间的存储单元包括已编程存储单元，利用一些实施例的预充电方式会使目标存储单元的沟道中的电子无法被较为充分地吸引至目标输入端。本技术实施例中，在位于目标输入端和目标存储单元之间的存储单元包括已编程存储单元的情况下，将位于目标输入端和目标存储单元之间的存储单元的沟道导通，从而避免不导通的沟道堵塞目标存储单元的沟道中的电子向目标输入端移动的现象，使得目标存储单元的沟道中的电子能够被较为充分地吸引至目标输入端。
167.本技术实施例对位于目标输入端和目标存储单元之间的存储单元是否包括未编程存储单元不加以限定。未编程存储单元是指位于目标输入端和目标存储单元之间的未存储有数据的存储单元。也就是说，位于目标输入端和目标存储单元之间的存储单元可以均为已编程存储单元，也可以包括已编程存储单元和未编程存储单元。
168.示例性地，任意一个已编程存储单元可以是指未被擦除的存储单元，也可以是指重新写入数据的存储单元，任意一个未编程存储单元是指未写入数据的存储单元。示例性地，每个存储单元均包括存储层，根据一个存储单元的存储层中是否存储有电子，能够确定出该存储单元是一个已编程存储单元还是一个未编程存储单元。若该存储单元的存储层中存储有电子，则该存储单元是一个已编程存储单元，若该存储单元的存储层中未存储有电子，则该存储单元是一个未编程存储单元。示例性地，存储单元的存储层可以为浮栅，也可以为电荷捕获层，本技术实施例对此不加以限定。
169.已编程存储单元可能均为未被擦除的存储单元，也可能均为重新写入数据的存储单元，还可能部分为未被擦除的存储单元且另外部分为重新写入数据的存储单元。接下来，对一些示例性情况下的非选定存储串中的已编程存储单元的情况进行介绍。
170.在一种可能实现方式中，编程方向为靠近目标输入端的方向，此种情况下，重新写入数据的存储单元均未位于目标输入端和目标存储单元之间，也即目标输入端和目标存储单元之间存在未被擦除的存储单元，不存在重新写入数据的存储单元，因此，当编程方向为
靠近目标输入端的方向时，已编程存储单元均为未被擦除的存储单元。
171.示例性地，编程方向为靠近目标输入端的方向包括以下两种情况：目标输入端为与位线连接的输入端，编程方向为从与源极线连接的输入端到与位线连接的输入端的方向；或者，目标输入端为与源极线连接的输入端，编程方向为从与位线连接的输入端到与源极线连接的输入端的方向。
172.也就是说，当目标输入端为与位线连接的输入端，编程方向为从与源极线连接的输入端到与位线连接的输入端的方向时，已编程存储单元均为未被擦除的存储单元。当目标输入端为与源极线连接的输入端，编程方向为从与位线连接的输入端到与源极线连接的输入端的方向时，已编程存储单元均为未被擦除的存储单元。
173.在一种可能实现方式中，编程方向为远离目标输入端的方向，此种情况下，目标输入端和目标存储单元之间可能存在未被擦除的存储单元，不存在重新写入数据的存储单元；也可能存在重新写入数据的存储单元，不存在未被擦除的存储单元；还可能存在未被擦除的存储单元和重新写入数据的存储单元。
174.当目标输入端和目标存储单元之间存在未被擦除的存储单元，不存在重新写入数据的存储单元时，已编程存储单元均为未被擦除的存储单元。当目标输入端和目标存储单元之间存在重新写入数据的存储单元，不存在未被擦除的存储单元时，已编程存储单元均为重新写入数据的存储单元。当目标输入端和目标存储单元之间存在未被擦除的存储单元和重新写入数据的存储单元时，已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。因此，当编程方向为远离目标输入端的方向时，已编程存储单元均为重新写入数据的存储单元，或者，已编程存储单元均为未被擦除的存储单元，或者，已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
175.示例性地，编程方向为远离目标输入端的方向包括以下两种情况：目标输入端为与位线连接的输入端，编程方向为从与位线连接的输入端到与源极线连接的输入端的方向；或者，目标输入端为与源极线连接的输入端，编程方向为从与源极线连接的输入端到与位线连接的输入端的方向。
176.也就是说，当目标输入端为与位线连接的输入端，编程方向为从与位线连接的输入端到与源极线连接的输入端的方向时，已编程存储单元均为重新写入数据的存储单元，或者，已编程存储单元均为未被擦除的存储单元，或者，已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。当目标输入端为与源极线连接的输入端，编程方向为从与源极线连接的输入端到与位线连接的输入端的方向时，已编程存储单元均为重新写入数据的存储单元，或者，已编程存储单元均为未被擦除的存储单元，或者，已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
177.在示例性实施例中，在编程方向、非选定存储串中的未被擦除的存储单元的存在状态的不同组合情况下，非选定存储串中的已编程存储单元的具体情况有所不同。
178.示例性地，编程方向、非选定存储串中的未被擦除的存储单元的存在状态的一种组合情况为：编程方向为从与源极线连接的输入端到与位线连接的输入端的方向，非选定存储串中的未被擦除的存储单元位于与位线连接的输入端侧。此种情况下，可以选择与位线连接的输入端作为目标输入端，也可以选择与源极线连接的输入端作为目标输入端。
179.非选定存储串中的未被擦除的存储单元位于与位线连接的输入端侧可以说明存
储块对应的擦除方式为第二堆栈擦除，也即存储块对应的擦除方式为对靠近与源极线连接的输入端侧的一个或多个相邻的字线连接的存储单元进行擦除。由于选定字线是在连接的存储单元被擦除的字线中选取的，所以非选定存储串中的目标存储单元必定比未被擦除的存储单元远离与位线连接的输入端，也就是说，非选定存储串中的未被擦除的存储单元均位于与位线连接的输入端和目标存储单元之间。
180.在编程方向为从与源极线连接的输入端到与位线连接的输入端的方向的情况下，非选定存储串中可能不存在重新写入数据的存储单元，也可能存在重新写入数据的存储单元。若存在重新写入数据的存储单元，重新写入数据的存储单元均比目标存储单元靠近与源极线连接的输入端，也就是说，非选定存储串中的重新写入数据的存储单元均位于与源极线连接的输入端和目标存储单元之间。
181.基于上述分析可知，在编程方向为从与源极线连接的输入端到与位线连接的输入端的方向，非选定存储串中的未被擦除的存储单元位于与位线连接的输入端侧的情况下，若选择与位线连接的输入端作为目标输入端，则位于与位线连接的输入端和目标存储单元之间的存储有数据的存储单元是指非选定存储串中的未被擦除的存储单元，也就是说，已编程存储单元为非选定存储串中的未被擦除的存储单元。若选择与源极线连接的输入端作为目标输入端且非选定存储串中存在重新写入数据的存储单元，则位于与源极线连接的输入端和目标存储单元之间的存储有数据的存储单元是指非选定存储串中的重新写入数据的存储单元，也就是说，已编程存储单元为非选定存储串中的重新写入数据的存储单元。
182.示例性地，编程方向、非选定存储串中的未被擦除的存储单元的存在状态的一种组合情况为：编程方向为从与位线连接的输入端到与源极线连接的输入端的方向，非选定存储串中的未被擦除的存储单元位于与源极线连接的输入端侧。此种情况下，可以选择与位线连接的输入端作为目标输入端，也可以选择与源极线连接的输入端作为目标输入端。
183.非选定存储串中的未被擦除的存储单元位于与源极线连接的输入端侧可以说明存储块对应的擦除方式为第一堆栈擦除，也即存储块对应的擦除方式为对靠近与位线连接的输入端侧的一个或多个相邻的字线连接的存储单元进行擦除，由于选定字线是在连接的存储单元被擦除的字线中选取的，所以非选定存储串中的目标存储单元必定比未被擦除的存储单元远离与源极线连接的输入端，也就是说，非选定存储串中的未被擦除的存储单元均位于与源极线连接的输入端与目标存储单元之间。
184.在编程方向为从与位线连接的输入端到与源极线连接的输入端的方向的情况下，非选定存储串中的可能不存在重新写入数据的存储单元也可能存在重新写入数据的存储单元。若存在重新写入数据的存储单元，重新写入数据的存储单元均比目标存储单元靠近与位线连接的输入端，也就是说，非选定存储串中的重新写入数据的存储单元均位于与位线连接的输入端和目标存储单元之间。
185.基于上述分析可知，在编程方向为从与位线连接的输入端到与源极线连接的输入端的方向，非选定存储串中的未被擦除的存储单元位于与源极线连接的输入端侧的情况下，若选择与源极线连接的输入端作为目标输入端，则位于与源极线连接的输入端和目标存储单元之间的存储有数据的存储单元是指非选定存储串中的未被擦除的存储单元，也就是说，已编程存储单元为非选定存储串中的未被擦除的存储单元。若选择与位线连接的输入端作为目标输入端且非选定存储串中存在重新写入数据的存储单元，则位于与位线连接
的输入端和目标存储单元之间的存储有数据的存储单元是指非选定存储串中的重新写入数据的存储单元，也就是说，已编程存储单元为非选定存储串中的重新写入数据的存储单元。
186.示例性地，编程方向、非选定存储串中的未被擦除的存储单元的存在状态的一种组合情况为：编程方向为从与位线连接的输入端到与源极线连接的输入端的方向，非选定存储串中的未被擦除的存储单元位于与位线连接的输入端侧。此种情况下，非选定存储串中的未被擦除的存储单元均位于与位线连接的输入端和目标存储单元之间，非选定存储串中可能不存在重新写入数据的存储单元也可能存在重新写入数据的存储单元。若存在重新写入数据的存储单元，非选定存储串中的重新写入数据的存储单元均位于与位线连接的输入端和目标存储单元之间。
187.在编程方向为从与位线连接的输入端到与源极线连接的输入端的方向，非选定存储串中的未被擦除的存储单元位于与位线连接的输入端侧的情况下，选择与位线连接的输入端作为目标输入端，若非选定存储串中存在重新写入数据的存储单元，则位于与位线连接的输入端和目标存储单元之间的存储有数据的存储单元是指非选定存储串中的未被擦除的存储单元以及重新写入数据的存储单元，也就是说，已编程存储单元为非选定存储串中的未被擦除的存储单元以及重新写入数据的存储单元。若非选定存储串中不存在重新写入数据的存储单元，则位于与位线连接的输入端和目标存储单元之间的存储有数据的存储单元是指非选定存储串中的未被擦除的存储单元，也就是说，已编程存储单元为非选定存储串中的未被擦除的存储单元。
188.示例性地，编程方向、非选定存储串中的未被擦除的存储单元的存在状态的一种组合情况为：编程方向为从与源极线连接的输入端到与位线连接的输入端的方向，非选定存储串中的未被擦除的存储单元位于与源极线连接的输入端侧。此种情况下，非选定存储串中的未被擦除的存储单元均位于与源极线连接的输入端和目标存储单元之间，非选定存储串中的可能不存在重新写入数据的存储单元也可能存在重新写入数据的存储单元。若存在重新写入数据的存储单元，非选定存储串中的重新写入数据的存储单元均位于与源极线连接的输入端和目标存储单元之间。
189.在编程方向为从与源极线连接的输入端到与位线连接的输入端的方向，非选定存储串中的未被擦除的存储单元位于与源极线连接的输入端侧情况下，选择与源极线连接的输入端作为目标输入端，若非选定存储串中存在重新写入数据的存储单元，则位于与源极线连接的输入端和目标存储单元之间的存储有数据的存储单元是指非选定存储串中的未被擦除的存储单元以及重新写入数据的存储单元，也就是说，已编程存储单元为非选定存储串中的未被擦除的存储单元以及重新写入数据的存储单元。若非选定存储串中不存在重新写入数据的存储单元，则位于与源极线连接的输入端和目标存储单元之间的存储有数据的存储单元是指非选定存储串中的未被擦除的存储单元，也就是说，已编程存储单元为非选定存储串中的未被擦除的存储单元。
190.示例性地，编程方向、非选定存储串中的未被擦除的存储单元的存在状态的一种组合情况为：编程方向为从与位线连接的输入端到与源极线连接的输入端的方向，非选定存储串中的未被擦除的存储单元不存在(也即存储块对应的擦除方式为全部擦除)。此种情况下，若非选定存储串中存在重新写入数据且选择与位线连接的输入端作为目标输入端，
则已编程存储单元为非选定存储串中的重新写入数据的存储单元。
191.示例性地，编程方向、非选定存储串中的未被擦除的存储单元的存在状态的一种组合情况为：编程方向为从与源极线连接的输入端到与位线连接的输入端的方向，非选定存储串中的未被擦除的存储单元不存在(也即存储块对应的擦除方式为全部擦除)。此种情况下，若非选定存储串中存在重新写入数据且选择与源极线连接的输入端作为目标输入端，则已编程存储单元为非选定存储串中的重新写入数据的存储单元。
192.需要说明的是，以上所述编程方向、非选定存储串中的未被擦除的存储单元的存在状态的组合情况仅为示例性举例，本技术实施例并不局限于此。在编程方向、非选定存储串中的未被擦除的存储单元的存在状态的其他组合情况下，非选定存储串中的已编程存储单元的情况还可能为其他情况。
193.在一种可能实现方式中，将非选定存储串中位于目标输入端和目标存储单元之间的存储单元的沟道导通的实现方式可以为：对位于目标输入端和目标存储单元之间的存储单元的栅极施加第一电压，第一电压大于已编程存储单元的阈值电压。
194.由于未编程存储单元的阈值电压小于已编程存储单元的阈值电压，所以，无论位于目标输入端和目标存储单元之间的存储单元是否包括未编程存储单元，通过对位于目标输入端和目标存储单元之间的存储单元的栅极施加第一电压，均能够保证位于目标输入端和目标存储单元之间的存储单元的沟道导通。对位于目标输入端和目标存储单元之间的存储单元的栅极施加第一电压的操作便捷性较高。
195.示例性地，已编程存储单元的数量为多个，不同的已编程存储单元的阈值电压可能不同，该第一电压为大于各个已编程存储单元的阈值电压的电压。示例性地，已编程存储单元的阈值电压的取值范围为0～5v，相应地，第一电压的取值范围为5～7v。
196.本技术实施例对预充电电压和第一电压的大小关系不加以限定。在示例性实施例中，预充电电压大于第一电压。当然，预充电电压还可以小于第一电压。
197.在示例性实施例中，不同的存储单元与不同的字线相连，对位于目标输入端和目标存储单元之间的存储单元的栅极施加第一电压的方式为：在位于目标输入端和目标存储单元之间的存储单元连接的字线上施加第一电压，以对位于目标输入端和目标存储单元之间的存储单元的栅极施加第一电压。需要说明的是，字线包括处于同一层的多个存储单元的栅极以及用于耦合栅极的栅极线，也可以理解为，栅极线与多个存储单元的栅极耦合成一体，形成字线，基于此，通过在字线上施加电压，能够实现对处于同一层的多个存储单元的栅极施加电压。
198.在示例性实施例中，位于目标输入端和目标存储单元之间的存储单元还包括未编程存储单元，此种情况下，将非选定存储串中位于目标输入端和目标存储单元之间的存储单元的沟道导通的实现方式还可以为：对已编程存储单元的栅极施加第一电压；对未编程存储单元的栅极施加第二电压。其中，第一电压大于已编程存储单元的阈值电压，第二电压大于未编程存储单元的阈值电压且小于第一电压。
199.第二电压能够使未编程存储单元的沟道导通且小于第一电压，通过对已编程存储单元的栅极和未编程存储单元的栅极分别施加第一电压和第二电压，能够在保证已编程存储单元和未编程存储单元的沟道均导通的基础上节省电力资源。
200.示例性地，未编程存储单元的阈值电压为负值，则第二电压可以为0v。示例性地，
第二电压为预先设置的对存储单元的栅极持续施加的默认电压，也就是说，未编程存储单元的栅极上持续施加有第二电压。
201.示例性地，对已编程存储单元的栅极施加第一电压的实现方式为：在已编程存储单元连接的字线上施加第一电压，以对已编程存储单元的栅极施加第一电压。对未编程存储单元的栅极施加第二电压的实现方式为：在未编程存储单元连接的字线上施加第二电压，以对未编程存储单元的栅极施加第二电压。
202.在示例性实施例中，位于目标输入端和目标存储单元之间的存储单元包括目标存储单元本身，由于目标存储单元为一个未编程存储单元，所以对目标存储单元的栅极同样施加第二电压。当然，在示例性实施例中，位于目标输入端和目标存储单元之间的存储单元还可以不包括目标存储单元本身，此种情况下，除了对已编程存储单元的栅极和未编程存储单元的栅极分别施加第一电压和第二电压外，还可以对目标存储单元的栅极施加第二电压，以使目标存储单元的沟道导通，从而使目标存储单元的沟道中的更多电子被吸引至目标输入端，从而进一步提高目标存储单元的沟道的电势。
203.在示例性实施例中，以对已编程存储单元的栅极和未编程存储单元的栅极分别施加第一电压和第二电压，且第二电压为持续施加的默认电压为例。由于对已编程存储单元的栅极施加第一电压后，目标存储单元的沟道中的部分电子会聚集在已编程存储单元的附近，所以，对施加预充电电压、第一电压的截止时间的先后顺序进行限定，以进一步提高目标存储单元的沟道的电势。在示例性实施例中，施加预充电电压、第一电压的截止时间的先后顺序为：对已编程存储单元的栅极施加第一的截止时间早于对目标输入端施加预充电电压的截止时间。示例性地，在到达电压的截止时间时，电压降至默认电压，示例性地，该默认电压为0v。
204.对已编程存储单元的栅极施加第一电压的截止时间早于对目标输入端施加预充电电压的截止时间，能够使对已编程存储单元的栅极施加第一电压的过程提前于对目标输入端施加预充电电压的过程关断，能够避免目标输入端电压为0v但已编程存储单元的栅极电压不为0v的现象，从而避免堵塞已编程存储单元吸附的电子向目标输入端移动的现象。也就是说，此种方式能够确保在已编程存储单元的栅极上被施加的电压下降到0v，也即，已编程存储单元的沟道不导电或导电性能很差时，位于该已编程存储单元的沟道处的电子在预充电电压的电场力作用下，仍可继续往目标输入端方向迁移扩散，从而进一步提高目标存储单元的沟道的电势。
205.在示例性实施例中，除了对目标输入端施加预充电电压以及对已编程存储单元的栅极施加第一电压外，还对目标输入端侧的选择晶体管的栅极施加导通电压，此种情况下，对目标输入端侧的选择晶体管的栅极施加导通电压的截止时间早于对目标输入端施加预充电电压的截止时间、且晚于对已编程存储单元的栅极施加第一电压的截止时间，以保证预充电充分。
206.在示例性实施例中，对于已编程存储单元的数量为多个的情况，对距离目标输入端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离目标输入端近的已编程存储单元的栅极施加第一电压的截止时间。也就是说，对各个已编程存储单元的栅极施加第一电压的截止时间相同。或者，对距离目标输入端越远的已编程存储单元的栅极施加第一电压的截止时间越早。
207.本技术实施例对对目标输入端施加预充电电压的开始时间、对目标输入端侧的选择晶体管的栅极施加导通电压的开始时间以及对已编程存储单元的栅极施加第一电压的开始时间之间的关系不加以限定。示例性地，对目标输入端施加预充电电压的开始时间、对目标输入端侧的选择晶体管的栅极施加导通电压的开始时间以及对已编程存储单元的栅极施加第一电压的开始时间相同，也即同时对目标输入端施加预充电电压、对目标输入端侧的选择晶体管的栅极施加导通电压以及对已编程存储单元的栅极施加第一电压。
208.在非选定存储串中，除了包括位于目标输入端和目标存储单元之间的存储单元外，还包括未位于目标输入端和目标存储单元之间的存储单元。在示例性实施例中，除了将位于目标输入端和目标存储单元之间的存储单元的沟道导通外，还将非选定存储串中未位于目标输入端和目标存储单元之间的存储单元的沟道导通，从而使非选定存储串中的全部存储单元的沟道均导通。将未位于目标输入端和目标存储单元之间的存储单元的沟道导通的实现原理与将位于目标输入端和目标存储单元之间的存储单元的沟道导通的实现原理相同，此处不再加以赘述。
209.当然，在示例性实施例中，由于未位于目标输入端和目标存储单元之间的存储有数据的存储单元不会堵塞目标存储单元的沟道中的电子朝向目标输入端的移动，所以只需对未位于目标输入端和目标存储单元之间的存储单元的栅极施加默认电压(如，0v)，无需关注是否将未位于目标输入端和目标存储单元之间的存储单元的沟道导通。
210.在示例性实施例中，在编程阶段之间的预充电阶段，除了对非选定存储串进行预充电外，还可以对选定存储串进行预充电，以便于操作。对选定存储串进行预充电的实现过程详见对非选定存储串进行预充电的实现过程，此处不再赘述。
211.在示例性实施例中，在对存储块中的各个需要预充电的存储串进行预充电的过程中，由于各个需要预充电的存储串中的存储单元是共用一组字线的，所以若各个需要预充电的存储串中的已编程存储单元所处的位置相同，则各个需要预充电的存储串中的未编程存储单元所处的位置也相同，此种情况下，能够通过在某一需要预充电的存储串中的已编程存储单元所连接的字线上施加第一电压一并对各个存储串中的已编程存储单元的栅极施加第一电压，通过在某一需要预充电的存储串中的未编程存储单元所连接的字线上施加第二电压一并对各个存储串中的未编程存储单元的栅极施加第二电压。
212.在示例性实施例中，各个需要预充电的存储串中的已编程存储单元所处的位置可能不同，此种情况下，可以根据步骤601和步骤602的方式分别对每个需要预充电的存储串进行预充电。也可以将各个需要预充电的存储串中的已编程存储单元连接的字线的并集作为第一字线，将各个需要预充电的存储串中的未编程存储单元连接的字线的交集作为第二字线，通过在对第一字线上施加第一电压，在第二字线上施加第二电压，保证各个需要预充电的存储串中的位于目标输入端和目标存储单元之间的存储单元的沟道均导通，再通过对各个需要预充电的存储串的目标输入端分别施加预充电电压，即可实现对各个需要预充电的存储串的预充电。
213.在完成对存储块中的各个需要预充电的存储串的预充电后，完成编程阶段之前的预充电阶段。在完成编程阶段之前的预充电阶段后，进入编程阶段，以对选定存储串中的选定存储单元进行编程。
214.在示例性实施例中，对选定存储串中的选定存储单元进行编程的方式为：对选定
存储串中的选定存储单元的栅极施加编程电压，对选定存储串中的除选定存储单元外的其他存储单元的栅极施加导通电压，对tsg的栅极施加供电电压。
215.编程电压较高，如，22v，因此可以使得选定存储单元的栅极与沟道之间具有足够高的正电压差，进而使得选定存储单元的沟道中的电子能够通过隧穿效应进入选定存储单元的浮栅或电荷捕获层中，以实现数据的写入，也即实现了选定存储单元由未存储有数据转变为存储有数据。通过调整编程电压的大小，可以调节浮栅或电荷捕获层中存储的电子的数量，进而可以调节该选定存储单元的阈值电压。示例性地，将使沟道中的电子隧穿至选定存储单元的浮栅或电荷捕获层的最小电压称为隧穿电压，则编程电压不小于隧穿电压。可以理解的是，隧穿电压为大于阈值电压的电压。
216.通过对选定存储串中的其他存储单元的栅极施加导通电压，能够使选定存储串中的其他存储单元的沟道导通，导通电压低于编程电压，因此选定存储串中的其他存储单元的栅极与沟道之间的电压差相对较小，从而可以避免沟道中的电子隧穿至浮栅或电荷捕获层，实现对选定存储串中的其他存储单元的编程抑制。供电电压用于使选定存储串的tsg导通。
217.在示例性实施例中，在对选定存储串进行编程的过程中，非选定存储串的tsg和bsg的沟道均是关断的，以使非选定存储串的沟道浮空，在对非选定存储串进行较为充分的预充电的情况下，非选定存储串的沟道浮空能够使得在选定存储单元连接的选定字线上施加编程电压时，该选定字线上连接的非选定存储串中的目标存储单元的栅极与沟道之间的电压差相对较小，进而较大程度上避免沟道中的电子隧穿至浮栅或电荷捕获层，实现对选定字线上连接的非选定存储串中的目标存储单元的编程抑制。
218.在示例性实施例中，对位于存储块中的各个选定存储串中的选定存储单元进行编程的原理相同，示例性地，各个选定存储串中的选定存储单元连接同一字线，各个选定存储串中的每个位置的其他存储单元均连接同一字线，因此，在对各个选定存储串的选定存储单元进行编程的过程中，通过在某一选定存储串中的选定存储单元连接的字线上施加编程电压实现对各个选定存储串中的选定存储单元的栅极施加编程电压；通过在某一选定存储串中的其他存储单元连接的字线上施加导通电压实现对各个选定存储串中的其他存储单元的栅极施加导通电压。
219.基于本技术实施例提供的方式，无论是在全部擦除还是在部分擦除的情况下，均能够在非选定存储串中位于目标输入端和目标存储单元之间的存储单元包括已编程存储单元的情况下，实现对非选定存储串的较为充分的预充电，从而提高目标存储单元的沟道的电势，减少目标存储单元受到的编程干扰。
220.本技术实施例提供的预充电方法，在对目标输入端施加预充电电压后，导通了位于目标输入端和目标存储单元之间的存储单元的沟道，能够避免不导通的沟道堵塞目标存储单元的沟道中的电子向目标输入端移动的现象，使得目标存储单元的沟道中的电子能够被较为充分地吸引至目标输入端，从而实现对非选定存储串的较为充分地预充电，进而较大程度的降低目标存储单元受到的编程干扰。
221.接下来，以存储块中的各个存储串均为需要预充电的存储串、且各个存储串中的已编程存储单元所处的位置均相同为例，对预充电阶段和编程阶段的电压施加情况进行说明。
222.示例性地，在存储块对应的擦除方式为第一堆栈擦除、且编程方向为逆向编程方向的情况下，存储串如图7所示，存储串的上选择晶体管位于与位线连接的输入端侧，下选择晶体管位于与源极线连接的输入端侧，在上选择晶体管和下选择晶体管之间依次串联的为与第一堆栈编程态字线(upper deck pgmed wls)连接的重新写入数据的存储单元、与目标字线(target wl)连接的未写入数据的存储单元、与第一堆栈非编程态字线(upper deck un-pgmed wls)连接的未写入数据的存储单元，以及与第二堆栈编程态字线(lower deck pgmed wls)连接的未被擦除的存储单元。
223.在存储串如图7所示的情况下，一些实施例中的预充电方式中默认将与源极线连接的输入端作为目标输入端，基于一些实施例中的预充电方式对选定存储单元进行编程的过程中的电压施加情况如图8中的(a)所示。在图8中的(a)中，在预充电阶段，在选定存储串以及非选定存储串连接的源极线上施加预充电电压vpre，对选定存储串以及非选定存储串的下选择晶体管的栅极施加导通电压vbsg。在选定存储串以及非选定存储串连接的位线上施加0v电压，在各个字线上施加0v电压(即第二电压)，对选定存储串中的选定上选择晶体管以及非选定存储串的非选定上选择晶体管的栅极施加0v电压。其中，施加vpre的开始时间和施加vbsg的开始时间相同，施加vbsg的截止时间早于施加vpre的截止时间，0v电压为持续施加的默认电压。
224.在图8中的(a)中，在编程阶段，对选定存储串中的选定上选择晶体管的栅极施加供电电压vcc，在第一堆栈编程态字线、第一堆栈非编程态字线以及第二堆栈编程态字线上施加导通电压vpass，在目标字线上施加编程电压vpgm，对非选定存储串的非选定上选择晶体管的栅极施加0v电压，对选定存储串以及非选定存储串的下选择晶体管的栅极施加0v电压，在选定存储串以及非选定存储串连接的源极线上施加0v电压，在选定存储串以及非选定存储串中连接的位线上施加0v电压。其中，施加vcc的开始时间、施加vpass的开始时间以及施加vpgm的开始时间相同，施加vcc的截止时间、施加vpass的截止时间以及施加vpgm的截止时间相同，0v电压为持续施加的默认电压。
225.在存储串如图7所示的情况下，基于本技术实施例提供的预充电方式，既可以将与源极线连接的输入端作为目标输入端，也可以将与位线连接的输入端作为目标输入端。
226.在将与源极线连接的输入端作为目标输入端的情况下，已编程存储单元为与第二堆栈编程态字线连接的第二堆栈存储单元，此种情况下，对选定存储单元进行编程的过程中的电压施加情况如图8中的(b)所示，与图8中的(a)所示的电压施加情况相比，编程阶段的电压施加情况与图8中的(a)一致。预充电阶段的电压施加情况与图8中的(a)的区别点在于：在第二堆栈编程态字线上施加的电压不是0v的第二电压，而是较高的第一电压vpass，以使第二堆栈编程态字线连接的各个存储串中的第二堆栈存储单元均导通。
227.在图8中的(b)中的预充电阶段中，施加vpre的开始时间、施加vbsg的开始时间以及施加vpass的开始时间相同，施加vbsg的截止时间早于施加vpre的截止时间且晚于施加vpass的截止时间，0v电压为持续施加的默认电压。
228.在将与位线连接的输入端作为目标输入端的情况下，需要已编程存储单元为与第一堆栈编程态字线连接的重新写入数据的存储单元，此种情况下，对选定存储单元进行编程的过程中的电压施加情况如图8中的(c)所示，在预充电阶段，在选定存储串以及非选定存储串连接的位线上施加预充电电压vpre，对选定存储串的选定上选择晶体管以及非选定
存储串的非选定上选择晶体管的栅极施加导通电压vtsg，在第一堆栈编程态字线上施加较高的第一电压vpass，以使第一堆栈编程态字线连接的各个存储串中的存储单元均导通。在选定存储串以及非选定存储串连接的源极线上施加0v电压，在除第一堆栈编程态字线外的其他字线上施加0v电压(即第二电压)，对选定存储串以及非选定存储串的下选择晶体管的栅极施加0v电压。编程阶段的电压施加情况与图8中的(a)一致。
229.在图8中的(c)中的预充电阶段中，施加vpre的开始时间、施加vtsg的开始时间以及施加vpass的开始时间相同，施加vtsg的截止时间早于施加vpre的截止时间且晚于施加vpass的截止时间，0v电压为持续施加的默认电压。
230.示例性地，在存储块对应的擦除方式为第二堆栈擦除、且存储串中的存储单元的编程方向为正向编程方向的情况下，存储串如图9所示。存储串的上选择晶体管位于与位线连接的输入端侧，下选择晶体管位于与源极线连接的输入端侧，在上选择晶体管和下选择晶体管之间依次串联的为与第一堆栈编程态字线连接的未被擦除的存储单元、与第二堆栈非编程态字线连接的未写入数据的存储单元、与目标字线连接的未写入数据的存储单元，以及与第二堆栈编程态字线连接的重新写入数据的存储单元。
231.在存储串如图9所示的情况下，一些实施例中的预充电方式中默认将与位线连接的输入端作为目标输入端，基于一些实施例中的预充电方式对选定存储单元进行编程的过程中的电压施加情况如图10中的(a)所示。在图10中的(a)中，在预充电阶段，在选定存储串以及非选定存储串连接的位线上施加预充电电压vpre，对选定存储串中的选定上选择晶体管以及非选定存储串中的非选定上选择晶体管的栅极施加导通电压vtsg。在选定存储串以及非选定存储串连接的源极线施加0v电压，在各个字线上施加0v电压(即第二电压)，对选定存储串以及非选定存储串的下选择晶体管的栅极施加0v电压。其中，施加vpre的开始时间和施加vtsg的开始时间相同，施加vtsg的截止时间早于施加vpre的截止时间，0v电压为持续施加的默认电压。
232.在图10中的(a)中，在编程阶段，对选定存储串中的选定上选择晶体管的栅极施加供电电压vcc，在第一堆栈编程态字线、第二堆栈非编程态字线以及第二堆栈编程态字线上施加导通电压vpass，在目标字线上施加编程电压vpgm，对非选定存储串的非选定上选择晶体管的栅极施加0v电压，对选定存储串以及非选定存储串的下选择晶体管的栅极施加0v电压，在选定存储串以及非选定存储串连接的源极线上施加0v电压，在选定存储串以及非选定存储串连接的位线上施加0v电压。其中，施加vcc的开始时间、施加vpass的开始时间以及施加vpgm的开始时间相同，施加vcc的截止时间、施加vpass的截止时间以及施加vpgm的截止时间相同，0v电压为持续施加的默认电压。
233.在存储串如图9所示的情况下，基于本技术实施例提供的预充电方式，既可以将与源极线连接的输入端作为目标输入端，也可以将与位线连接的输入端作为目标输入端。
234.在选择将与位线连接的输入端作为目标输入端的情况下，已编程存储单元为与第一堆栈编程态字线连接的第一堆栈存储单元，此种情况下，对选定存储单元进行编程的过程中的电压施加情况如图10中的(b)所示，与图10中的(a)所示的电压施加情况相比，编程阶段的电压施加情况与图10中的(a)一致。预充电阶段的电压施加情况与图10中的(a)的区别点在于：在第一堆栈编程态字线上施加的电压不是0v的第二电压，而是较高的第一电压vpass，以使第一堆栈编程态字线连接的各个存储串中的第一堆栈存储单元均导通。
235.在图10中的(b)中的预充电阶段中，施加vpre的开始时间、施加vtsg的开始时间以及施加vpass的开始时间相同，施加vtsg的截止时间早于施加vpre的截止时间且晚于施加vpass的截止时间，0v电压为持续施加的默认电压。
236.在将与源极线连接的输入端作为目标输入端的情况下，已编程存储单元为与第二堆栈编程态字线连接的重新写入数据的存储单元，此种情况下，对选定存储单元进行编程的过程中的电压施加情况如图10中的(c)所示，在预充电阶段，在选定存储串以及非选定存储串连接的源极线上施加预充电电压vpre，对选定存储串及非选定存储串的下选择晶体管的栅极施加导通电压vbsg，在第二堆栈编程态字线上施加较高的第一电压vpass，以使第二堆栈编程态字线连接的各个存储串中的存储单元均导通。在选定存储串以及非选定存储串连接的位线上施加0v电压，在除第二堆栈编程态字线外的其他字线上施加0v电压(即第二电压)，对选定存储串的选定上选择晶体管以及非选定存储串的非选定上选择晶体管的栅极施加0v电压。编程阶段的电压施加情况与图10中的(a)一致。
237.在图10中的(c)中的预充电阶段中，施加vpre的开始时间、施加vbsg的开始时间以及施加vpass的开始时间相同，施加vbsg的截止时间早于施加vpre的截止时间且晚于施加vpass的截止时间，0v电压为持续施加的默认电压。
238.在示例性实施例中，本技术实施例提供的预充电方法还适用于对具有如图11所示的结构的非选定存储串进行预充电。
239.如图11所示，非选定存储串500的与位线连接的输入端和与源极线连接的输入端之间包括选择管堆栈530和存储单元堆栈520，存储单元堆栈520和选择管堆栈530通过掺杂区540连接。存储单元堆栈520和选择管堆栈530在衬底510上方堆叠，且选择管堆栈530位于存储单元堆栈520远离衬底的一侧。示例性地，存储单元堆栈520由非选定存储串500中的存储单元以及bsg构成，也就是说，非选定存储串500中的存储单元均处于存储单元堆栈520中。选择管堆栈530由非选定存储串500中的tsg构成。
240.衬底510的材料可以为硅(例如，单晶硅)、硅锗(sige)、砷化镓(gaas)、锗(ge)、绝缘体上硅(soi)、绝缘体上锗(goi)或者任何其他合适的材料。
241.存储单元堆栈520可以包括交替的导电层521和电介质层522。导电层521的材料为导电材料，导电材料包括但不限于钨(w)、钴(co)、铜(cu)、铝(al)、多晶硅、掺杂硅、硅化物或其任何组合。导电层521可以横向地延伸以形成ssl或者字线。
242.如图11所示，存储单元堆栈520包括垂直地延伸穿过导电层521和电介质层522的沟道结构。存储单元堆栈520的沟道结构包括沟道523、隧穿层524、存储层525和阻挡层526。隧穿层524、存储层525和阻挡层526可称为功能层。在一些实施例中，沟道523的材料可以为硅，例如，多晶硅。隧穿层524的材料可以为氧化硅、氮氧化硅或其任何组合。存储层525的材料可以为氮化硅、氮氧化硅或其任何组合，示例性地，存储层525可以为浮栅或电荷捕获层。阻挡层526的材料可以为氧化硅、氮氧化硅、高介电常数电介质或其任何组合。在一些实施例中，存储单元堆栈520的沟道结构可以具有柱形状(如，圆柱、棱柱、圆台等)，沟道523、隧穿层524、存储层525和阻挡层526以此顺序从柱的中心朝向柱的外表面径向布置。
243.选择管堆栈530可以包括交替的导电层531和电介质层532。导电层531的材料为导电材料，导电材料包括但不限于钨(w)、钴(co)、铜(cu)、铝(al)、多晶硅、掺杂硅、硅化物或其任何组合。导电层531可以横向地延伸以形成dsl。
244.如图11所示，选择管堆栈530包括垂直地延伸穿过导电层531和电介质层532的沟道结构。选择管堆栈530的沟道结构包括沟道533和绝缘层534。在一些实施例中，沟道533的材料可以为硅，例如，多晶硅。绝缘层534的材料可以为氧化硅。在一些实施例中，选择管堆栈530的沟道结构可以具有柱形状(如，圆柱、棱柱、圆台等)，沟道533和绝缘层534以此顺序从柱的中心朝向柱的外表面径向布置。
245.如图11所示，选择管堆栈530的沟道结构尺寸小于存储单元堆栈520的沟道结构尺寸，此种结构能够减小选择管堆栈530的沟道结构占用的空间，从而有利于为形成顶部选择栅切口结构提供较大的工艺窗口，从而有利于提高存储器的单位存储密度。
246.选择管堆栈530和存储单元堆栈520通过掺杂区540连接，该掺杂区540通过在半导体材料中掺入杂质形成，示例性地，该掺杂区540的材料为n型重掺杂材料，以增强掺杂区540的导电性。重掺杂是指在半导体材料中掺入的杂质浓度大于浓度阈值的情况，浓度阈值根据经验设置，或者根据应用场景灵活调整，例如，浓度阈值为每立方厘米10
18
个原子。掺杂区540用于确保在选择管堆栈530和存储单元堆栈520之间形成紧密的连接关系。
247.应当理解的是，尽管在图11中未示出，但是非选定存储串500还可以包括其他附加部件，附加部件包括但不限于栅极线缝隙、源极触点、局部触点、互连层等。
248.对于非选定存储串的结构如图11所示的情况，非选定存储串中的掺杂区中存在大量的电子，该大量的电子会降低非选定存储串的存储单元堆栈中的存储单元在编程过程中的沟道电势，从而增强存储单元堆栈中的存储单元受到的编程干扰。示例性地，掺杂区中的电子对存储单元堆栈中距离掺杂区越近的存储单元的不利影响越大。
249.因此，在对非选定存储串进行预充电的过程中，除了需要减少目标存储单元的沟道中的电子外，还需要减少掺杂区中的电子。其中，减少目标存储单元的沟道中的电子能够提高目标存储单元在编程过程中耦合出的沟道电势，减少掺杂区中的电子能够减轻掺杂区中的电子对目标存储单元的沟道电势的降低程度。通过减少目标存储单元的沟道中的电子以及减少掺杂区中的电子，能够使目标存储单元在编程过程中具有较高的沟道电势，使目标存储单元的栅极和沟道之间具有较小的压差，进而降低目标存储单元受到的编程干扰。
250.在基于本技术实施例提供的预充电方法对具有如图11所示的结构的非选定存储串进行预充电的过程中，将与位线连接的输入端作为目标输入端。也就是说，对具有如图11所示的结构的非选定存储串进行预充电的方式为：对非选定存储串的与位线连接的输入端施加预充电电压；将非选定存储串中位于与位线连接的输入端和目标存储单元之间的存储单元的沟道导通。其中，位于与位线连接的输入端和目标存储单元之间的存储单元包括已编程存储单元，目标存储单元为存储单元堆栈中与选定字线连接的存储单元。
251.由于掺杂区位于与位线连接的输入端和目标存储单元之间，且掺杂区和与位线连接的输入端之间为选择管堆栈，不存在存储单元，所以，位于与位线连接的输入端和目标存储单元之间的存储单元包括掺杂区和目标存储单元之间的存储单元。
252.位于与位线连接的输入端和目标存储单元之间的存储单元包括已编程存储单元也就是指掺杂区和目标存储单元之间的存储单元包括已编程存储单元。示例性地，使得掺杂区和目标存储单元之间的存储单元包括已编程存储单元的情况包括但不限于：存储块对应的擦除方式为全部擦除、编程方向为逆向编程方向，且掺杂区和目标存储单元之间存在重新写入数据的存储单元；或者，存储块对应的擦除方式为部分擦除、编程方向为正向编程
方向，且掺杂区和目标存储单元之间存在未被擦除的存储单元；再或者，存储块对应的擦除方式为部分擦除、编程方向为逆向编程方向，且掺杂区和目标存储单元之间存在未被擦除的存储单元或重新写入数据的存储单元。
253.基于本技术实施例提供的方式对具有如图11所示的结构的非选定存储串进行预充电，将掺杂区和目标存储单元之间的存储单元的沟道导通，能够保证掺杂区中的电子以及目标存储单元的沟道中的电子均能够被较为充分地吸引至与位线连接的输入端，从而实现对非选定存储串的较为充分地预充电，进而较大程度的降低目标存储单元受到的编程干扰。
254.参见图12，本技术实施例提供了一种预充电装置，该预充电装置用于在向选定存储单元写入数据之前，对非选定存储串进行预充电，该装置包括：
255.电压施加模块1201，被配置为对非选定存储串的目标输入端施加预充电电压，目标输入端为非选定存储串的与位线连接的输入端或者与源极线连接的输入端；
256.导通模块1202，被配置为将非选定存储串中位于目标输入端和目标存储单元之间的存储单元的沟道导通，位于目标输入端和目标存储单元之间的存储单元包括已编程存储单元，目标存储单元为非选定存储串中与选定字线连接的存储单元。
257.在一种可能实现方式中，导通模块1202，被配置为对位于目标输入端和目标存储单元之间的存储单元的栅极施加第一电压，第一电压大于已编程存储单元的阈值电压。
258.在一种可能实现方式中，位于目标输入端和目标存储单元之间的存储单元还包括未编程存储单元；导通模块1202，被配置为对已编程存储单元的栅极施加第一电压，第一电压大于已编程存储单元的阈值电压；对未编程存储单元的栅极施加第二电压，第二电压大于未编程存储单元的阈值电压且小于第一电压。
259.在一种可能实现方式中，编程方向为靠近目标输入端的方向，已编程存储单元均为未被擦除的存储单元。
260.在一种可能实现方式中，编程方向为远离目标输入端的方向，已编程存储单元均为重新写入数据的存储单元，或者，已编程存储单元均为未被擦除的存储单元，或者，已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
261.在一种可能实现方式中，导通模块1202，还被配置为将非选定存储串中未位于目标输入端和目标存储单元之间的存储单元的沟道导通。
262.在一种可能实现方式中，对已编程存储单元的栅极施加第一电压的截止时间早于对目标输入端施加预充电电压的截止时间。
263.在一种可能实现方式中，已编程存储单元的数量为多个，对距离目标输入端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离目标输入端近的已编程存储单元的栅极施加第一电压的截止时间。
264.在一种可能实现方式中，与位线连接的输入端和与源极线连接的输入端之间包括选择管堆栈和存储单元堆栈，选择管堆栈和存储单元堆栈通过掺杂区连接，目标输入端为与位线连接的输入端，位于目标输入端和目标存储单元之间的存储单元包括掺杂区和目标存储单元之间的存储单元。
265.本技术实施例提供的预充电装置，在对目标输入端施加预充电电压后，导通了位于目标输入端和目标存储单元之间的存储单元的沟道，能够避免不导通的沟道堵塞目标存
储单元的沟道中的电子向目标输入端移动的现象，使得目标存储单元的沟道中的电子能够被较为充分地吸引至目标输入端，从而实现对非选定存储串的较为充分地预充电，进而较大程度的降低目标存储单元受到的编程干扰。
266.需要说明的是，上述实施例提供的装置在实现其功能时，仅以上述功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的装置与方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
267.在示例性实施例中，还提供了一种控制电路，该控制电路包括可编程逻辑电路和/或程序指令，该控制电路被配置为在向选定存储单元写入数据之前，根据如下步骤对非选定存储串进行预充电：
268.对非选定存储串的目标输入端施加预充电电压，目标输入端为非选定存储串的与位线连接的输入端或者与源极线连接的输入端；
269.将非选定存储串中位于目标输入端和目标存储单元之间的存储单元的沟道导通，位于目标输入端和目标存储单元之间的存储单元包括已编程存储单元，目标存储单元为非选定存储串中与选定字线连接的存储单元。
270.在一种可能实现方式中，控制电路，被配置为对位于目标输入端和目标存储单元之间的存储单元的栅极施加第一电压，第一电压大于已编程存储单元的阈值电压。
271.在一种可能实现方式中，位于目标输入端和目标存储单元之间的存储单元还包括未编程存储单元；控制电路，被配置为对已编程存储单元的栅极施加第一电压，第一电压大于已编程存储单元的阈值电压；对未编程存储单元的栅极施加第二电压，第二电压大于未编程存储单元的阈值电压且小于第一电压。
272.在一种可能实现方式中，编程方向为靠近目标输入端的方向，已编程存储单元均为未被擦除的存储单元。
273.在一种可能实现方式中，编程方向为远离目标输入端的方向，已编程存储单元均为重新写入数据的存储单元，或者，已编程存储单元均为未被擦除的存储单元，或者，已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
274.在一种可能实现方式中，控制电路，还被配置为将非选定存储串中未位于目标输入端和目标存储单元之间的存储单元的沟道导通。
275.在一种可能实现方式中，对已编程存储单元的栅极施加第一电压的截止时间早于对目标输入端施加预充电电压的截止时间。
276.在一种可能实现方式中，已编程存储单元的数量为多个，对距离目标输入端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离目标输入端近的已编程存储单元的栅极施加第一电压的截止时间。
277.在一种可能实现方式中，与位线连接的输入端和与源极线连接的输入端之间包括选择管堆栈和存储单元堆栈，选择管堆栈和存储单元堆栈通过掺杂区连接，目标输入端为与位线连接的输入端，位于目标输入端和目标存储单元之间的存储单元包括掺杂区和目标存储单元之间的存储单元。
278.在示例性实施例中，还提供了一种存储器，该存储器包括：存储阵列和与存储阵列
通信连接的控制电路；该存储阵列包括非选定存储串，该控制电路电路被配置为在向选定存储单元写入数据之前，根据如下步骤对非选定存储串进行预充电：
279.对非选定存储串的目标输入端施加预充电电压，目标输入端为非选定存储串的与位线连接的输入端或者与源极线连接的输入端；
280.将非选定存储串中位于目标输入端和目标存储单元之间的存储单元的沟道导通，位于目标输入端和目标存储单元之间的存储单元包括已编程存储单元，目标存储单元为非选定存储串中与选定字线连接的存储单元。
281.在一种可能实现方式中，控制电路，被配置为对位于目标输入端和目标存储单元之间的存储单元的栅极施加第一电压，第一电压大于已编程存储单元的阈值电压。
282.在一种可能实现方式中，位于目标输入端和目标存储单元之间的存储单元还包括未编程存储单元；控制电路，被配置为对已编程存储单元的栅极施加第一电压，第一电压大于已编程存储单元的阈值电压；对未编程存储单元的栅极施加第二电压，第二电压大于未编程存储单元的阈值电压且小于第一电压。
283.在一种可能实现方式中，编程方向为靠近目标输入端的方向，已编程存储单元均为未被擦除的存储单元。
284.在一种可能实现方式中，编程方向为远离目标输入端的方向，已编程存储单元均为重新写入数据的存储单元，或者，已编程存储单元均为未被擦除的存储单元，或者，已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
285.在一种可能实现方式中，控制电路，还被配置为将非选定存储串中未位于目标输入端和目标存储单元之间的存储单元的沟道导通。
286.在一种可能实现方式中，对已编程存储单元的栅极施加第一电压的截止时间早于对目标输入端施加预充电电压的截止时间。
287.在一种可能实现方式中，已编程存储单元的数量为多个，对距离目标输入端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离目标输入端近的已编程存储单元的栅极施加第一电压的截止时间。
288.在一种可能实现方式中，与位线连接的输入端和与源极线连接的输入端之间包括选择管堆栈和存储单元堆栈，选择管堆栈和存储单元堆栈通过掺杂区连接，目标输入端为与位线连接的输入端，位于目标输入端和目标存储单元之间的存储单元包括掺杂区和目标存储单元之间的存储单元。
289.在示例性实施例中，还提供了一种存储系统，该存储系统包括存储器以及耦合到存储器的控制器，该控制器被配置为控制存储器。存储器包括存储阵列和与存储阵列通信连接的控制电路；存储阵列包括非选定存储串，控制电路被配置为在向选定存储单元写入数据之前，根据如下步骤对非选定存储串进行预充电：
290.对非选定存储串的目标输入端施加预充电电压，目标输入端为非选定存储串的与位线连接的输入端或者与源极线连接的输入端；
291.将非选定存储串中位于目标输入端和目标存储单元之间的存储单元的沟道导通，位于目标输入端和目标存储单元之间的存储单元包括已编程存储单元，目标存储单元为非选定存储串中与选定字线连接的存储单元。
292.在一种可能实现方式中，控制电路，被配置为对位于目标输入端和目标存储单元
之间的存储单元的栅极施加第一电压，第一电压大于已编程存储单元的阈值电压。
293.在一种可能实现方式中，位于目标输入端和目标存储单元之间的存储单元还包括未编程存储单元；控制电路，被配置为对已编程存储单元的栅极施加第一电压，第一电压大于已编程存储单元的阈值电压；对未编程存储单元的栅极施加第二电压，第二电压大于未编程存储单元的阈值电压且小于第一电压。
294.在一种可能实现方式中，编程方向为靠近目标输入端的方向，已编程存储单元均为未被擦除的存储单元。
295.在一种可能实现方式中，编程方向为远离目标输入端的方向，已编程存储单元均为重新写入数据的存储单元，或者，已编程存储单元均为未被擦除的存储单元，或者，已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
296.在一种可能实现方式中，控制电路，还被配置为将非选定存储串中未位于目标输入端和目标存储单元之间的存储单元的沟道导通。
297.在一种可能实现方式中，对已编程存储单元的栅极施加第一电压的截止时间早于对目标输入端施加预充电电压的截止时间。
298.在一种可能实现方式中，已编程存储单元的数量为多个，对距离目标输入端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离目标输入端近的已编程存储单元的栅极施加第一电压的截止时间。
299.在一种可能实现方式中，与位线连接的输入端和与源极线连接的输入端之间包括选择管堆栈和存储单元堆栈，选择管堆栈和存储单元堆栈通过掺杂区连接，目标输入端为与位线连接的输入端，位于目标输入端和目标存储单元之间的存储单元包括掺杂区和目标存储单元之间的存储单元。
300.示例性地，存储系统如图13所示。存储系统1300包括存储器200和控制器300。
301.存储器200可以响应于控制器300的控制而操作。存储器200的结构可以参见图2或图3，此处不再加以赘述。
302.存储器200可以从控制器300接收命令、地址和数据。存储器200可以对根据从控制器300接收的地址选择的区域执行对应于命令的操作。例如，存储器200可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作期间，存储器200可以将数据编程到根据地址选择的区域中。在读取操作期间，存储器200可以从根据地址选择的区域中读取数据。在擦除操作期间，存储器200可以擦除存储在根据地址选择的区域中的数据。
303.控制器300可以控制存储器200的操作。例如，控制器300可以响应于从主机400接收的请求来控制存储器200的操作。当然，控制器300也可以在不从主机400接收请求的情况下控制存储器200的操作。
304.示例性地，控制器300可以在来自主机400的请求下控制存储器200执行编程操作、读取操作或擦除操作。在编程操作期间，控制器300可以将编程命令、物理地址和数据提供给存储器200。在读取操作期间，控制器300可以将读取命令和物理地址提供给存储器200。在擦除操作期间，控制器300可以将擦除命令和物理地址提供给存储器200。
305.在示例性实施例中，控制器300可以在没有来自主机400的请求的情况下生成编程命令、地址和数据并且将编程命令、地址和数据传递到存储器200。例如，控制器300可以将命令、地址和数据提供给存储器200以执行诸如用于磨损均衡的编程操作和用于垃圾收集
digital memory card，安全数字存储卡)、minisd(小型安全数字存储卡)、microsd(微型安全数字存储卡)、sdhc(secure digital high capacity，高容量安全数字存储卡)、ufs(universal flash storage，通用闪存)卡等。存储卡1500还可以包括将存储卡1500与主机(例如，图12和图13中的主机400)耦合的存储卡连接器1510。
316.图16示出了一种固态驱动器的结构示意图，如图16所示，控制器300和多个存储器200可以集成到固态驱动器1600中。固态驱动器1600还可以包括将固态驱动器1600与主机(例如，图12和图13中的主机400)耦合的固态驱动器连接器1610。在一些实施方式中，固态驱动器1600的存储容量和/或操作速度大于存储卡1500的存储容量和/或操作速度。
317.在示例性实施例中，还提供了一种电子设备，如图17所示，该电子设备包括处理器1700和存储系统1300，处理器1700被配置为从存储系统1300中读写数据。
318.存储系统1300包括存储器以及耦合到存储器的控制器，控制器被配置为控制存储器；存储器包括存储阵列和与存储阵列通信连接的控制电路；存储阵列包括非选定存储串，控制电路被配置为在向选定存储单元写入数据之前，根据如下步骤对非选定存储串进行预充电：
319.对非选定存储串的目标输入端施加预充电电压，目标输入端为非选定存储串的与位线连接的输入端或者与源极线连接的输入端；
320.将非选定存储串中位于目标输入端和目标存储单元之间的存储单元的沟道导通，位于目标输入端和目标存储单元之间的存储单元包括已编程存储单元，目标存储单元为非选定存储串中与选定字线连接的存储单元。
321.在一种可能实现方式中，控制电路，被配置为对位于目标输入端和目标存储单元之间的存储单元的栅极施加第一电压，第一电压大于已编程存储单元的阈值电压。
322.在一种可能实现方式中，位于目标输入端和目标存储单元之间的存储单元还包括未编程存储单元；控制电路，被配置为对已编程存储单元的栅极施加第一电压，第一电压大于已编程存储单元的阈值电压；对未编程存储单元的栅极施加第二电压，第二电压大于未编程存储单元的阈值电压且小于第一电压。
323.在一种可能实现方式中，编程方向为靠近目标输入端的方向，已编程存储单元均为未被擦除的存储单元。
324.在一种可能实现方式中，编程方向为远离目标输入端的方向，已编程存储单元均为重新写入数据的存储单元，或者，已编程存储单元均为未被擦除的存储单元，或者，已编程存储单元为重新写入数据的存储单元和未被擦除的存储单元。
325.在一种可能实现方式中，控制电路，还被配置为将非选定存储串中未位于目标输入端和目标存储单元之间的存储单元的沟道导通。
326.在一种可能实现方式中，对已编程存储单元的栅极施加第一电压的截止时间早于对目标输入端施加预充电电压的截止时间。
327.在一种可能实现方式中，已编程存储单元的数量为多个，对距离目标输入端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离目标输入端近的已编程存储单元的栅极施加第一电压的截止时间。
328.在一种可能实现方式中，与位线连接的输入端和与源极线连接的输入端之间包括选择管堆栈和存储单元堆栈，选择管堆栈和存储单元堆栈通过掺杂区连接，目标输入端为
与位线连接的输入端，位于目标输入端和目标存储单元之间的存储单元包括掺杂区和目标存储单元之间的存储单元。
329.应当理解的是，在本文中提及的“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
330.以上仅为本技术的示例性实施例，并不用以限制本技术，凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。