1.本技术实施例涉及存储技术领域，特别涉及一种存储器、存储系统及预充电方法。
背景技术：
2.存储器通常包括多个存储串，在一些实施例中，每个存储串的位线连接端和源极线连接端之间包括选择管堆栈和存储单元堆栈，选择管堆栈和存储单元堆栈通过掺杂区连接。
3.相关技术对上述多个存储串中的非选定存储串进行预充电的方式为：对非选定存储串的源极线连接端施加预充电电压，并且对存储单元堆栈中的各个存储单元的栅极均施加0v电压。
4.采用上述方式进行预充电时，若存储单元堆栈中存在已编程存储单元，会导致预充电不充分，使得存储单元堆栈中与选定字线耦合的存储单元受到较强的编程干扰。
技术实现要素：
5.本技术实施例提供了一种存储器、存储系统及预充电方法，可用于实现对非选定存储串的较为充分地预充电。所述技术方案如下：
6.一方面，本技术实施例提供了一种存储器，所述存储器包括存储阵列以及与所述存储阵列通信连接的外围电路；
7.所述存储阵列包括非选定存储串，所述非选定存储串的位线连接端和源极线连接端之间包括选择管堆栈和存储单元堆栈，所述选择管堆栈和所述存储单元堆栈通过掺杂区连接，所述存储单元堆栈中包括已编程存储单元和未编程存储单元；
8.所述外围电路被配置为对所述源极线连接端施加预充电电压；对所述存储单元堆栈中的各个存储单元的栅极施加电压；其中，对所述已编程存储单元的栅极施加的电压大于所述已编程存储单元的阈值电压，对所述未编程存储单元的栅极施加的电压大于所述未编程存储单元的阈值电压。
9.在一种可能实现方式中，所述外围电路被配置为对所述已编程存储单元的栅极和所述未编程存储单元的栅极均施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压。
10.在一种可能实现方式中，所述外围电路被配置为对所述已编程存储单元的栅极施加第一电压，对所述未编程存储单元的栅极施加第二电压，所述第一电压大于所述已编程存储单元的阈值电压，所述第二电压大于所述未编程存储单元的阈值电压且小于所述第一电压。
11.在一种可能实现方式中，对所述已编程存储单元的栅极施加第一电压的截止时间早于对所述源极线连接端施加预充电电压的截止时间。
12.在一种可能实现方式中，所述已编程存储单元的数量为多个；对距离所述源极线连接端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离所述源极线连
接端近的已编程存储单元的栅极施加第一电压的截止时间。
13.另一方面，提供了一种存储系统，所述存储系统包括存储器以及耦合到所述存储器的控制器，所述控制器被配置为控制所述存储器；
14.所述存储器包括存储阵列以及与所述存储阵列通信连接的外围电路；
15.所述存储阵列包括非选定存储串，所述非选定存储串的位线连接端和源极线连接端之间包括选择管堆栈和存储单元堆栈，所述选择管堆栈和所述存储单元堆栈通过掺杂区连接，所述存储单元堆栈中包括已编程存储单元和未编程存储单元；
16.所述外围电路被配置为对所述源极线连接端施加预充电电压；对所述存储单元堆栈中的各个存储单元的栅极施加电压；其中，对所述已编程存储单元的栅极施加的电压大于所述已编程存储单元的阈值电压，对所述未编程存储单元的栅极施加的电压大于所述未编程存储单元的阈值电压。
17.在一种可能实现方式中，所述外围电路被配置为对所述已编程存储单元的栅极和所述未编程存储单元的栅极均施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压。
18.在一种可能实现方式中，所述外围电路被配置为对所述已编程存储单元的栅极施加第一电压，对所述未编程存储单元的栅极施加第二电压，所述第一电压大于所述已编程存储单元的阈值电压，所述第二电压大于所述未编程存储单元的阈值电压且小于所述第一电压。
19.在一种可能实现方式中，对所述已编程存储单元的栅极施加第一电压的截止时间早于对所述源极线连接端施加预充电电压的截止时间。
20.在一种可能实现方式中，所述已编程存储单元的数量为多个；对距离所述源极线连接端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离所述源极线连接端近的已编程存储单元的栅极施加第一电压的截止时间。
21.另一方面，提供了一种预充电方法，所述预充电方法用于对非选定存储串进行预充电，所述非选定存储串的位线连接端和源极线连接端之间包括选择管堆栈和存储单元堆栈，所述选择管堆栈和所述存储单元堆栈通过掺杂区连接，所述存储单元堆栈中包括已编程存储单元和未编程存储单元；所述方法包括：
22.对所述源极线连接端施加预充电电压；
23.对所述存储单元堆栈中的各个存储单元的栅极施加电压；
24.其中，对所述已编程存储单元的栅极施加的电压大于所述已编程存储单元的阈值电压，对所述未编程存储单元的栅极施加的电压大于所述未编程存储单元的阈值电压。
25.在一种可能实现方式中，所述对所述存储单元堆栈中的各个存储单元的栅极施加电压，包括：
26.对所述已编程存储单元的栅极和所述未编程存储单元的栅极均施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压。
27.在一种可能实现方式中，所述对所述存储单元堆栈中的各个存储单元的栅极施加电压，包括：
28.对所述已编程存储单元的栅极施加第一电压，所述第一电压大于所述已编程存储单元的阈值电压；
29.对所述未编程存储单元的栅极施加第二电压，所述第二电压大于所述未编程存储单元的阈值电压且小于所述第一电压。
30.在一种可能实现方式中，对所述已编程存储单元的栅极施加第一电压的截止时间早于对所述源极线连接端施加预充电电压的截止时间。
31.在一种可能实现方式中，所述已编程存储单元的数量为多个；对距离所述源极线连接端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离所述源极线连接端近的已编程存储单元的栅极施加第一电压的截止时间。
32.本技术实施例提供的技术方案至少带来如下有益效果：
33.本技术实施例提供的技术方案，在对源极线连接端施加预充电电压的基础上，对存储单元堆栈中的已编程存储单元的栅极和未编程存储单元的栅极均施加了大于各自的阈值电压的电压。此种方式，能够在存储单元堆栈中存在已编程存储单元的情况下，保证存储单元堆栈中的各个存储单元的沟道均导通，从而使得掺杂区中的电子以及与选定字线耦合的存储单元的沟道中的电子均被较为充分地吸引至源极线连接端，从而实现对非选定存储串的较为充分地预充电，有利于降低存储单元堆栈中与选定字线耦合的存储单元受到的编程干扰。
附图说明
34.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
35.图1是本技术实施例提供的一种系统的结构示意图；
36.图2是本技术实施例提供的一种存储器卡的结构示意图；
37.图3是本技术实施例提供的一种固态驱动器的结构示意图；
38.图4是本技术实施例提供的一种存储器的结构示意图；
39.图5是本技术实施例提供的一种存储串的截面示意图；
40.图6是本技术实施例提供的一种预充电方法的流程图；
41.图7是本技术实施例提供的一种电压施加情况的示意图；
42.图8是本技术实施例提供的一种预充电方法的流程图。
具体实施方式
43.为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术实施方式作进一步地详细描述。
44.需要说明的是，本技术中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
45.应当容易理解，在本公开中的“在
…
上”、“在
…
上方”和“在
…
之上”的含义应该以
最广泛的方式来解释，使得“在
…
上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“在
…
上方”或“在
…
之上”不仅意味着“在某物上方”或“在某物之上”的含义，而且还可以包括“在某物上方”或“在某物之上”并且其间不具中间特征或层(即，直接在某物上)的含义。
46.此外，诸如“在
…
下面”、“在
…
下方”、“下部”、“在
…
上方”、“上部”等的空间相对术语在本文中为了便于描述可以用于描述一个元件或特征与(一个或多个)另一元件或特征的如图中所示的关系。空间相对术语旨在涵盖除了图中描绘的取向之外的在器件使用或操作中的不同取向。装置可以以其他方式定向(旋转90度或在其他取向下)，并且本文所用的空间相对描述词也可以被相应地解释。
47.图1是本技术实施例提供的一种系统的结构示意图，系统100可以是移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(virtual reality，vr)设备、增强现实(augmented reality，ar)设备或者其中具有存储器的任何其他合适的电子设备。
48.如图1所示，系统100包括主机101和存储系统102，存储系统102包括一个或多个存储器103和控制器104。
49.主机101可以是电子设备的处理器(例如，中央处理单元(central processing unit，cpu))或者片上系统(system on chip，soc)(例如，应用处理器(application processor，ap))。主机101可以被配置为将数据发送到存储器103。或者，主机101可以被配置为从存储器103接收数据。
50.存储器103可以是本技术实施例中涉及的任何存储器。可选地，该存储器103为闪存存储器，如，三维与非门(three dimensional not and，3d nand)闪存存储器。
51.在一些实施例中，控制器104耦合到存储器103和主机101上，且被配置为控制存储器103。控制器104可以管理存储在存储器103中的数据，并且与主机101通信。
52.在一些实施例中，控制器104被设计为用于在低占空比环境中操作，例如，安全数字(secure digital，sd)卡、紧凑型闪存(compact flash，cf)卡、通用串行总线(universal serial bus，usb)闪存驱动器、或用于在诸如个人计算器、数字相机、移动电话等的电子设备中使用的其他介质。
53.在一些实施例中，控制器104被设计为用于在高占空比环境中操作，例如，固态驱动器(solid state disk，ssd)或嵌入式多媒体卡(embedded multi media card，emmc)。ssd或emmc用作诸如智能电话、平板计算机、膝上型计算机等的移动设备的数据储存器以及企业存储阵列。
54.控制器104可以被配置为控制存储器103的操作，例如，读取、擦除、编程操作等。控制器104还可以被配置为管理关于存储在或要存储在存储器103中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施例中，控制器104还被配置为处理关于从存储器103读取的数据或者被写入到存储器103的数据的纠错码(error correction code，ecc)。控制器104还可以执行任何其他合适的功能，例如，格式化存储器103。
55.控制器104可以根据特定通信协议与外部设备(例如，主机101)通信。例如，控制器104可以通过各种接口协议中的至少一种与外部设备通信，接口协议包括但不限于usb协
议、mmc协议、外围部件互连(peripheral component interconnect，pci)协议、pci高速(pci-express，pci-e)协议、高级技术附件(advanced technology attachment，ata)协议、串行ata协议、并行ata协议、小型计算机小型接口(small computer system interface，scsi)协议、增强型小型磁盘接口(enhanced small drive interface，esdi)协议、集成驱动电子设备(integrated drive electronics，ide)协议、firewire(火线)协议等。
56.控制器104和一个或多个存储器103可以集成到各种类型的存储设备中，例如，包括在相同封装(例如，通用闪存存储(universal flash storage，ufs)封装或emmc封装)中。也就是说，存储系统102可以实施并且封装到不同类型的终端电子产品中。
57.如图2所示，控制器104和单个存储器103可以集成到存储器卡200中。存储器卡200可以包括pc(personal computer memory card international association，个人计算机存储器卡国际协会，pcmcia，简称pc)卡、cf卡、智能媒体(smart media，sm)卡、存储器棒、多媒体卡(mmc、rs-mmc(reduced-size mmc，小型多媒体卡)、mmcmicro(微型多媒体卡))、sd卡(sd、minisd(小型安全数字存储卡)、microsd(微型安全数字存储卡)、sdhc(secure digital high capacity，高容量安全数字存储卡))、ufs等。存储器卡200还可以包括将存储器卡200与主机(例如，图1中的主机101)耦合的存储器卡连接器201。
58.如图3所示，控制器104和多个存储器103可以集成到固态驱动器300中。固态驱动器300还可以包括将固态驱动器300与主机(例如，图1中的主机101)耦合的固态驱动器连接器301。在一些实施例中，固态驱动器300的存储容量和/或操作速度大于存储器卡200的存储容量和/或操作速度。
59.图4示出了本技术实施例提供的一种存储器的结构示意图。如图4所示，存储器103包括存储阵列410和与存储阵列410通信连接的外围电路420。
60.存储阵列410包括多个存储串411，该多个存储串411以阵列的形式排布，该多个存储串411位于衬底(未示出)的承载侧，且在垂直于衬底承载面的方向上延伸。示例性地，衬底承载面是指衬底具有的用于承载存储阵列410的表面。
61.每个存储串411包括多个存储单元412，每个存储串411中的多个存储单元412在垂直于衬底承载面的方向上堆叠。每个存储单元412具有存储数据的功能，存储的数据由存储单元412所存储的电子数量决定，存储单元412所存储的电子数量能够决定存储单元412的阈值电压的大小，因此，存储单元412的阈值电压能够指示存储单元412存储的数据。示例性地，存储单元412为浮栅场效应管或者电荷捕获(charge trap)型场效应管。
62.示例性地，存储单元412可以是单级存储单元(single level cell，slc)、二级存储单元(multi level cell，mlc)、三级存储单元(triple level cell，tlc)或四级存储单元(quad level cell，qlc)等。slc、mlc、tlc和qlc分别能够存储1个、2个、3个和4个bit(位)数据。
63.每个存储串411还包括上选择管(top select gate，tsg)413和下选择管414(bottom select gate，bsg)，不同存储串411中距衬底承载面相同高度或相似高度的上选择管413耦合至同一漏极选择线(drain select line，dsl)430。不同存储串411中距衬底承载面相同高度或相似高度的下选择管414耦合至同一源极选择线(source select line，ssl)440。其中，上选择管413和下选择管414用于在擦除或编程操作时激活选定的存储串。在一些实施例中，上选择管413也称为顶部选择栅或漏极选择管，下选择管414也称为底部
选择栅或源极选择管。在一些实施例中，在上选择管413和存储单元412之间，以及下选择管414和存储单元412之间，还存在虚拟单元(dummy cell，dc)。
64.每个存储串411的一端耦合到位线(bit line，bl)450，每个存储串411的另一端耦合到源极线(source line，sl)460。示例性地，将耦合到位线450的一端称为位线连接端，将耦合到源极线460的一端称为源极线连接端。
65.不同存储串411中距衬底承载面相同高度或相似高度的存储单元412处于同一层，处于同一层的多个存储单元412组成一个存储单元行41a，即存储阵列410包括多个存储单元行，多个存储单元行分别耦合到多个字线(word line，wl)470。通过对一个存储单元行耦合的字线470施加电压(v
wl
)，能够实现对该存储单元行中的各个存储单元的控制。
66.存储阵列410中共享同一组字线470的所有存储串411组成一个存储块(block)41b，示例性地，同一存储块41b中各个存储串411的源极连接端耦合到同一源极线460，该源极线460也称为共源极线(common source line，csl)。
67.外围电路420可以通过漏极选择线430、源极选择线440、位线450、源极线460以及字线470耦合到存储阵列410。外围电路420可以包括任何合适的模拟、数字以及混合信号电路，以用于通过经由漏极选择线430、源极选择线440、位线450、源极线460以及字线470将电压信号和/或电流信号施加到存储单元412，以及从存储器单元412感测电压信号和/或电流信号来促进存储阵列410的操作。
68.外围电路420可以包括使用金属-氧化物-半导体(metal-oxide-semiconductor，mos)技术形成的各种类型的外围电路。外围电路420能够对存储阵列410中的存储串411执行擦除、编程、读取或验证等操作。在一些实施例中，存储阵列410包括非选定存储串，外围电路420能够根据本技术实施例提供的预充电方式对存储阵列410中的非选定存储串进行预充电。
69.图5示出了本技术实施例提供的一种存储串的截面示意图。如图5所示，存储串411位于衬底510的承载侧，存储串411的位线连接端和源极线连接端之间包括选择管堆栈530和存储单元堆栈520，存储单元堆栈520和选择管堆栈530通过掺杂区540连接。存储单元堆栈520和选择管堆栈530在垂直于衬底承载面的方向上堆叠，且选择管堆栈530位于存储单元堆栈520远离衬底承载面的一侧。示例性地，存储单元堆栈520由存储串411的存储单元以及bsg构成，选择管堆栈530由存储串411的tsg构成。
70.衬底510的材料可以为硅(例如，单晶硅)、硅锗(sige)、砷化镓(gaas)、锗(ge)、绝缘体上硅(soi)、绝缘体上锗(goi)或者任何其他合适的材料。
71.存储单元堆栈520可以包括交替的导电层521和电介质层522。导电层521的材料为导电材料，导电材料包括但不限于钨(w)、钴(co)、铜(cu)、铝(al)、多晶硅、掺杂硅、硅化物或其任何组合。导电层521可以横向地延伸以形成ssl 440或者字线470。
72.如图5所示，存储单元堆栈520包括垂直地延伸穿过导电层521和电介质层522的沟道结构。存储单元堆栈520的沟道结构包括沟道523、隧穿层524、存储层525和阻挡层526。隧穿层524、存储层525和阻挡层526可称为功能层。在一些实施例中，沟道523的材料可以为硅，例如，多晶硅。隧穿层524的材料可以为氧化硅、氮氧化硅或其任何组合。存储层525的材料可以为氮化硅、氮氧化硅或其任何组合，示例性地，存储层525可以为浮栅或电荷捕获层。阻挡层526的材料可以为氧化硅、氮氧化硅、高介电常数电介质或其任何组合。在一些实施
例中，存储单元堆栈520的沟道结构可以具有柱形状(如，圆柱、棱柱、圆台等)，沟道523、隧穿层524、存储层525和阻挡层526以此顺序从柱的中心朝向柱的外表面径向布置。
73.选择管堆栈530可以包括交替的导电层531和电介质层532。导电层531的材料为导电材料，导电材料包括但不限于钨(w)、钴(co)、铜(cu)、铝(al)、多晶硅、掺杂硅、硅化物或其任何组合。导电层531可以横向地延伸以形成dsl 430。
74.如图5所示，选择管堆栈530包括垂直地延伸穿过导电层531和电介质层532的沟道结构。选择管堆栈530的沟道结构包括沟道533和绝缘层534。在一些实施例中，沟道533的材料可以为硅，例如，多晶硅。绝缘层534的材料可以为氧化硅。在一些实施例中，选择管堆栈530的沟道结构可以具有柱形状(如，圆柱、棱柱、圆台等)，沟道533和绝缘层534以此顺序从柱的中心朝向柱的外表面径向布置。
75.如图5所示，选择管堆栈530的沟道结构尺寸小于存储单元堆栈520的沟道结构尺寸，此种结构能够减小选择管堆栈530的沟道结构占用的空间，从而有利于为形成顶部选择栅切口结构提供较大的工艺窗口，从而有利于提高存储器的单位存储密度。
76.选择管堆栈530和存储单元堆栈520通过掺杂区540连接，该掺杂区540通过在半导体材料中掺入杂质形成，示例性地，该掺杂区540的材料为n型重掺杂材料，以增强掺杂区540的导电性。重掺杂是指在半导体材料中掺入的杂质浓度大于浓度阈值的情况，浓度阈值根据经验设置，或者根据应用场景灵活调整，例如，浓度阈值为每立方厘米10
18
个原子。掺杂区540用于确保在选择管堆栈530和存储单元堆栈520之间形成紧密的连接关系。
77.应当理解的是，尽管在图5中未示出，但是存储串411还可以包括其他附加部件，附加部件包括但不限于栅极线缝隙、源极触点、局部触点、互连层等。
78.本技术实施例提供的预充电方法用于在对选定存储单元进行编程之前，对非选定存储串进行预充电。在对选定存储单元进行编程时，需要对选定字线施加编程电压，以使选定存储单元的沟道中的电子隧穿至浮栅或电荷捕获层。但是，该编程电压有可能会使得非选定存储串中与选定字线耦合的存储单元也产生电子隧穿，也即是，在对选定存储单元进行编程时，非选定存储串中与选定字线耦合的存储单元受到编程干扰。
79.为了降低编程干扰，在对选定存储单元进行编程之前，先对非选定存储串进行预充电，以降低非选定存储串中与选定字线耦合的存储单元受到的编程干扰。在示例性实施例中，为便于操作，除对非选定存储串进行预充电外，还会对选定存储单元所在的选定存储串进行预充电。
80.本技术实施例提供的预充电方法用于对具有如图5所示的结构的非选定存储串进行预充电。也就是说，非选定存储串的位线连接端和源极线连接端之间包括选择管堆栈和存储单元堆栈，选择管堆栈和存储单元堆栈通过掺杂区连接。非选定存储串中的存储单元均处于存储单元堆栈中，也就是说，非选定存储串中与选定字线耦合的存储单元是指存储单元堆栈中与选定字线耦合的存储单元。
81.掺杂区中存在大量的电子，该大量的电子会降低非选定存储串的存储单元堆栈中的存储单元在编程过程中的沟道电势，从而增强存储单元堆栈中的存储单元受到的编程干扰。示例性地，掺杂区中的电子对存储单元堆栈中距离掺杂区越近的存储单元的不利影响越大。
82.因此，在对非选定存储串进行预充电的过程中，除了需要减少存储单元堆栈中与
选定字线耦合的存储单元的沟道中的电子外，还需要减少掺杂区中的电子。其中，减少与选定字线耦合的存储单元的沟道中的电子能够提高与选定字线耦合的存储单元在编程过程中耦合出的沟道电势，减少掺杂区中的电子能够减轻掺杂区中的电子对与选定字线耦合的存储单元的沟道电势的降低程度。通过减少与选定字线耦合的存储单元的沟道中的电子以及减少掺杂区中的电子，能够使与选定字线耦合的存储单元在编程过程中具有较高的沟道电势，使与选定字线耦合的存储单元的栅极和沟道之间具有较小的压差，进而降低与选定字线耦合的存储单元受到的编程干扰。
83.一些实施例对具有如图5所示的结构的非选定存储串进行预充电的方式为：对非选定存储串的源极线连接端施加预充电电压，对存储单元堆栈中的全部的存储单元的栅极均施加0v电压。发明人发现，该0v电压不足以使已编程存储单元的沟道导通，若存储单元堆栈中存在已编程存储单元，则无法保证掺杂区中的电子以及与选定字线耦合的存储单元的沟道中的电子均被较为充分地吸引至源极线连接端，容易导致预充电不充分，使得与选定字线耦合的存储单元受到严重的编程干扰。
84.根据上述分析可知，利用一些实施例中的预充电方式，难以对非选定存储串进行较为充分地预充电，因此，提供一种能够对非选定存储串进行较为充分地预充电的方式是至关重要的。
85.本技术实施例提供一种预充电方法，该方法由存储器103中的外围电路420执行。预充电方法用于在对选定存储单元进行编程之前，对非选定存储串进行预充电。非选定存储串的位线连接端和源极线连接端之间包括选择管堆栈和存储单元堆栈，选择管堆栈和存储单元堆栈通过掺杂区连接，存储单元堆栈中包括已编程存储单元和未编程存储单元。
86.对于一个存储块，按照编程方向编程的过程包括多个编程阶段，不同的编程阶段对应不同的选定字线，一个编程阶段用于对该一个编程阶段对应的选定存储单元进行编程，选定存储单元为与选定字线耦合的各个存储单元中需要写入数据的存储单元。在每个编程阶段之前，均存在一个预充电阶段，预充电阶段用于对编程阶段对应的非选定存储串进行预充电，也就是说，在对每个编程阶段对应的选定存储单元进行编程之前，需要对每个编程阶段对应的非选定存储串进行预充电。
87.对每个编程阶段对应的非选定存储串进行预充电的原理相同，本技术实施例以任一编程阶段为例进行说明，也就是说，本技术实施例中的选定字线和非选定存储串是指任一编程阶段对应的选定字线和非选定存储串。需要说明的是，不同的编程阶段对应的选定字线不同，不同编程阶段对应的非选定存储串可能相同，也可能不同。
88.需要说明的是，非选定存储串的数量可能为一个或多个，对每个非选定存储串进行预充电的原理相同，本技术实施例以非选定存储串的数量为一个为例进行说明，若非选定存储串的数量为多个，则可以参考本技术实施例提供的预充电方法实现对各个非选定存储串的预充电。
89.如图6所示，本技术实施例提供的预充电方法包括步骤601和步骤602。
90.在步骤601中，对源极线连接端施加预充电电压。
91.预充电电压能够为掺杂区中的电子以及与选定字线耦合的存储单元的沟道中的电子施加一个指向源极线连接端的电场力。本技术实施例对预充电电压的大小不加以限定，示例性地，预充电电压为0～10v中的某一电压，如，2v。
92.在示例性实施例中，源极线连接端与sl耦合，对源极线连接端施加预充电电压的方式为：对源极线连接端耦合的sl施加预充电电压。
93.示例性地，在对非选定存储串进行预充电的过程中，可以将位线连接端接地，也即对位线连接端施加0v电压，还可以对位线连接端施加大于0v但小于预充电电压的电压。
94.在示例性实施例中，在对非选定存储串进行预充电的过程中，除了对源极线连接端施加预充电电压外，还需要对源极线连接端侧的选择管(也即bsg)的栅极施加导通电压，以使bsg的沟道导通，从而避免bsg对电子朝向源极线连接端的移动产生堵塞。在示例性实施例中，对bsg的栅极施加导通电压的过程通过对bsg耦合的ssl施加导通电压实现。导通电压大于bsg的阈值电压。示例性地，若bsg的阈值电压的取值范围为1～4v，则导通电压的取值范围可以为5～15v。
95.在步骤602中，对存储单元堆栈中的各个存储单元的栅极施加电压；其中，对已编程存储单元的栅极施加的电压大于已编程存储单元的阈值电压，对未编程存储单元的栅极施加的电压大于未编程存储单元的阈值电压。
96.对存储单元堆栈中的已编程存储单元的栅极和未编程存储单元的栅极均施加大于各自的阈值电压的电压，能够将存储单元堆栈中的各个存储单元的沟道均导通，也就是说，在存储单元堆栈中存在已编程存储单元的情况下，仍能够保证掺杂区中的电子和与选定字线耦合的存储单元的沟道中的电子均被较为充分地吸引至源极线连接端，从而实现对非选定存储串的较为充分的预充电。
97.已编程存储单元是指已写入数据的存储单元，未编程存储单元是指未写入数据的存储单元，本技术实施例中，存储单元堆栈中既存在已编程存储单元，又存在未编程存储单元。
98.由于存储单元堆栈中的与选定字线耦合的存储单元未写入数据，所以存储单元堆栈中必然存在未编程存储单元。本技术实施例对使得存储单元堆栈中存在已编程存储单元的情况不加以限定。
99.示例性地，以非选定存储串所在的存储块对应的擦除方式为全部擦除为例，使得存储单元堆栈中存在已编程存储单元的情况包括：编程方向为正向编程方向(也即从源极线连接端到位线连接端的方向)且与选定字线耦合的存储单元和源极线连接端之间存在已编程存储单元；或者，编程方向为逆向编程方向(也即从位线连接端到源极线连接端的方向)且与选定字线耦合的存储单元和位线连接端之间存在已编程存储单元。
100.需要说明的是，对于非选定存储串所在的存储块对应的擦除方式为全部擦除的情况，任意一个已编程存储单元为擦除后重新写入数据的存储单元。在一些实施例中，非选定存储串所在的存储块对应的擦除方式还可能为部分擦除，此种情况下，任意一个已编程存储单元可能为未被擦除的存储单元，也可能为擦除后重新写入数据的存储单元。
101.在示例性实施例中，对存储单元堆栈中的各个存储单元的栅极施加电压的实现方式包括：对已编程存储单元的栅极和未编程存储单元的栅极均施加第一电压。其中，第一电压大于已编程存储单元的阈值电压。
102.由于未编程存储单元的阈值电压小于已编程存储单元的阈值电压，所以，通过对已编程存储单元的栅极和未编程存储单元的栅极均施加大于已编程存储单元的阈值电压的第一电压，能够保证存储单元堆栈中的各个存储单元的沟道均导通。此种实现方式的操
作便捷性较高。
103.示例性地，已编程存储单元的数量为多个，不同的已编程存储单元的阈值电压可能不同，该第一电压为大于各个已编程存储单元的阈值电压的电压。示例性地，已编程存储单元的阈值电压的取值范围为0～5v，相应地，第一电压的取值范围为5～7v。
104.示例性地，对已编程存储单元的栅极和未编程存储单元的栅极均施加第一电压的过程通过对已编程存储单元耦合的字线和未编程存储单元耦合的字线均施加第一电压实现。
105.本技术实施例对预充电电压和第一电压的大小关系不加以限定。在示例性实施例中，预充电电压大于第一电压。当然，预充电电压还可以小于第一电压。
106.在示例性实施例中，对存储单元堆栈中的各个存储单元的栅极施加电压的实现方式包括：对已编程存储单元的栅极施加第一电压，对未编程存储单元的栅极施加第二电压。其中，第一电压大于已编程存储单元的阈值电压，第二电压大于未编程存储单元的阈值电压且小于第一电压。
107.第二电压能够使未编程存储单元的沟道导通且小于第一电压，通过对已编程存储单元的栅极和未编程存储单元的栅极分别施加第一电压和第二电压，能够在保证存储单元堆栈中的各个存储单元的沟道均导通的基础上，节省电力资源。
108.示例性地，第二电压为对存储单元的栅极持续施加的默认电压，也就是说，未编程存储单元的栅极上持续施加有第二电压，该默认电压大于未编程存储单元的阈值电压且小于第一电压。示例性地，未编程存储单元的阈值电压为负值，该默认电压可以为0v。
109.示例性地，对已编程存储单元的栅极施加第一电压的过程通过对已编程存储单元耦合的字线施加第一电压实现；对未编程存储单元的栅极施加第二电压的过程通过对未编程存储单元耦合的字线施加第二电压实现。
110.在示例性实施例中，以对已编程存储单元的栅极和未编程存储单元的栅极分别施加第一电压和第二电压，且第二电压为对存储单元的栅极持续施加的默认电压为例，对施加第一电压以及施加预充电电压的截止时间的先后顺序进行限定，以进一步提高预充电效果。在示例性实施例中，对已编程存储单元的栅极施加第一电压的截止时间早于对源极线连接端施加预充电电压的截止时间。示例性地，在到达施加电压的截止时间时，电压降至默认电压，示例性地，该默认电压为0v。
111.在对已编程存储单元的栅极施加第一电压时，会有部分电子吸附在已编程存储单元周围，对已编程存储单元的栅极施加第一电压的截止时间早于对源极线连接端施加预充电电压的截止时间，能够确保在对已编程存储单元的栅极施加的电压下降到0v后，吸附在已编程存储单元周围的电子能够在预充电电压提供的电场力的作用下，继续朝源极线连接端的方向迁移扩散，从而进一步提高对非选定存储串的预充电效果。
112.在示例性实施例中，除了对源极线连接端施加预充电电压以及对已编程存储单元的栅极施加第一电压外，还对bsg的栅极施加导通电压，此种情况下，对已编程存储单元的栅极施加第一电压的截止时间早于对bsg的栅极施加导通电压的截止时间以及对源极线连接端施加预充电电压的截止时间，以保证预充电充分。示例性地，对bsg的栅极施加导通电压的截止时间不晚于对源极线连接端施加预充电电压的截止时间。
113.在示例性实施例中，对于已编程存储单元的数量为多个的情况，对距离源极线连
接端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离源极线连接端近的已编程存储单元的栅极施加第一电压的截止时间，以保证预充电充分。也就是说，对各个已编程存储单元的栅极施加第一电压的截止时间相同；或者，对距离源极线连接端越远的已编程存储单元的栅极施加第一电压的截止时间越早。
114.需要说明的是，以上所述仅以对已编程存储单元的栅极和未编程存储单元的栅极分别施加第一电压和第二电压，且第二电压为对存储单元的栅极持续施加的默认电压为例对施加电压的截止时间的先后顺序进行了介绍，本技术实施例并不局限于此。
115.在示例性实施例中，在对已编程存储单元的栅极和未编程存储单元的栅极均施加第一电压的情况下，对已编程存储单元的栅极施加第一电压的截止时间以及对未编程存储单元的栅极施加第一电压的截止时间，均早于对源极线连接端施加预充电电压的截止时间，以保证预充电充分。示例性地，对各个存储单元中距离源极线连接端远的存储单元的栅极施加第一电压的截止时间不晚于对距离源极线连接端近的存储单元的栅极施加第一电压的截止时间，以保证预充电充分。
116.在示例性实施例中，在对已编程存储单元的栅极和未编程存储单元的栅极分别施加第一电压和第二电压，且第二电压不为对存储单元的栅极持续施加的默认电压的情况下，对已编程存储单元的栅极施加第一电压的截止时间以及对未编程存储单元的栅极施加第二电压的截止时间，均早于对源极线连接端施加预充电电压的截止时间，以保证预充电充分。示例性地，对距离源极线连接端远的存储单元的栅极施加相应的电压的截止时间不晚于对距离源极线连接端近的存储单元的栅极施加相应的电压的截止时间，以保证预充电充分。其中，若存储单元为已编程存储单元，则相应的电压为第一电压；若存储单元为未编程存储单元，则相应的电压为第二电压。
117.本技术实施例对施加电压的开始时间之间的关系不加以限定。示例性地，除持续施加的默认电压外，施加各个电压(如，预充电电压、导通电压、第一电压等)的开始时间均相同。
118.通过上述步骤601和步骤602，能够在存储单元堆栈中存在已编程存储单元的情况下，实现对非选定存储串的较为充分地预充电，从而减少与选定字线耦合的存储单元受到的编程干扰。
119.在示例性实施例中，在编程阶段之前的预充电阶段，除了对非选定存储串进行预充电外，还可以对选定存储串进行预充电，以便于操作。其中，选定存储串是指选定存储单元所在的存储串。对选定存储串进行预充电的实现过程详见对非选定存储串进行预充电的实现过程，此处不再赘述。在示例性实施例中，对各个需要预充电的存储串进行预充电的过程可以一同执行，也可以分批执行，本技术实施例对此不加以限定。
120.在完成对各个需要预充电的存储串的预充电后，完成编程阶段之前的预充电阶段。在完成编程阶段之前的预充电阶段后，进入编程阶段，以对选定存储单元进行编程。
121.在示例性实施例中，对选定存储单元进行编程的方式为：对选定字线施加编程电压，对除选定字线外的其他字线(也即非选定字线)施加通过电压，对选定存储串的tsg耦合的dsl施加导通电压。此外，对选定存储串的bsg耦合的ssl、位线连接端耦合的bl以及源极线连接端耦合的sl均施加0v电压；对非选定存储串的tsg耦合的dsl、bsg耦合的ssl、位线连接端耦合的bl以及源极线连接端耦合的sl均施加0v电压。
122.编程电压较高，如，22v，因此可以使得选定存储单元的栅极与沟道之间具有足够高的正电压差，进而使得选定存储单元的沟道中的电子能够通过隧穿效应进入选定存储单元的浮栅或电荷捕获层中，以实现数据的写入。通过调整编程电压的大小，可以调节浮栅或电荷捕获层中存储的电子的数量，进而可以调节该选定存储单元的阈值电压。示例性地，将使沟道中的电子隧穿至选定存储单元的浮栅或电荷捕获层的最小电压称为隧穿电压，则编程电压不小于隧穿电压。可以理解的是，隧穿电压为大于阈值电压的电压。
123.通过对非选定字线施加通过电压，能够使选定存储串中除选定存储单元外的其他存储单元的沟道导通，通过电压低于编程电压，因此选定存储串中的其他存储单元的栅极与沟道之间的电压差相对较小，从而可以避免沟道中的电子隧穿至浮栅或电荷捕获层，实现对选定存储串中的其他存储单元的编程抑制。
124.对选定存储串的tsg耦合的dsl施加导通电压，能够使选定存储串的tsg的沟道导通。在对选定存储单元进行编程的过程中，选定存储串的bsg的沟道以及非选定存储串的tsg和bsg的沟道均是关断的。
125.本技术实施例提供的预充电方法，在对源极线连接端施加预充电电压的基础上，对存储单元堆栈中的已编程存储单元的栅极和未编程存储单元的栅极均施加了大于各自的阈值电压的电压。此种方式，能够在存储单元堆栈中存在已编程存储单元的情况下，保证存储单元堆栈中的各个存储单元的沟道均导通，从而使得掺杂区中的电子以及与选定字线耦合的存储单元的沟道中的电子均被较为充分地吸引至源极线连接端，从而实现对非选定存储串的较为充分地预充电，有利于降低存储单元堆栈中与选定字线耦合的存储单元受到的编程干扰。
126.示例性地，以对已编程存储单元的栅极和未编程存储单元的栅极均施加第一电压例，在预充电阶段和编程阶段，非选定存储串相关的电压施加情况如图7所示。
127.在预充电阶段，对非选定存储串的源极线连接端耦合的csl施加预充电电压(v
cc
)，对非选定存储串的bsg耦合的ssl施加导通电压(v
bsg
)，对选定字线(sel.wl)以及非选定字线(unsel.wl)均施加第一电压(v
pre
)。示例性地，v
pre
为大于5v的电压。对非选定存储串的位线连接端耦合的bl以及非选定存储串的tsg耦合的dsl均施加0v电压。
128.在图7所示的预充电阶段的电压施加情况下，施加v
cc
的开始时间、施加v
bsg
的开始时间以及施加v
pre
的开始时间均为t0，施加v
pre
的截止时间为t1，施加v
cc
的截止时间和施加v
bsg
的截止时间均为t2。其中，t0、t1和t2从早到晚的排列顺序为：t0、t1、t2。
129.需要说明的是，0v电压为持续施加的默认电压。在到达施加某一大于0v的电压的截止时间时，该大于0v的电压下降至0v。
130.在编程阶段，对选定字线(sel.wl)施加编程电压(v
pgm
)，对非选定字线(unsel.wl)施加通过电压(v
pass
)，对非选定存储串的源极线连接端耦合的csl、bsg耦合的ssl、tsg耦合的dsl以及位线连接端耦合的bl均施加0v电压。
131.在图7所示的编程阶段的电压施加情况下，施加v
pgm
的开始时间和施加v
pass
的开始时间均为t3，施加v
pgm
的截止时间和施加v
pass
的截止时间均为t6。v
pgm
在t4时达到最高值。v
pgm
和v
pass
均在t5时开始下降。其中，t3、t4、t5和t6从早到晚的排列顺序为：t3、t4、t5、t6。
132.上述图6所示的实施例介绍了在对源极线连接端施加预充电电压的情况下，对非选定存储串进行预充电的实现方式。在示例性实施例中，还可以通过对位线连接端施加预
充电电压来实现对非选定存储串的预充电。一些实施例中，对非选定存储串进行预充电的过程为：对位线连接端施加预充电电压；对存储单元堆栈中的全部存储单元的栅极均施加0v电压。发明人发现，该0v电压不足以使已编程存储单元的沟道导通，若位线连接端和目标存储单元之间存在已编程存储单元，则虽然掺杂区中的电子能够被较为充分地吸引至位线连接端，但是目标存储单元的沟道中的电子却无法被较为充分地吸引至位线连接端，容易导致预充电不充分，使得目标存储单元受到严重的编程干扰。其中，目标存储单元是指存储单元堆栈中与选定字线耦合的存储单元。
133.根据上述分析可知，利用一些实施例中的预充电方式，难以对非选定存储串进行较为充分的预充电，因此，提供一种能够对非选定存储串进行较为充分的预充电的方式是至关重要的。
134.在示例性实施例中，根据图8中的步骤801和步骤802所示的预充电方法对非选定存储串进行预充电，以降低目标存储单元受到的编程干扰。
135.在步骤801中，对位线连接端施加预充电电压。
136.预充电电压能够为掺杂区中的电子以及目标存储单元的沟道中的电子施加一个指向位线连接端的电场力。其中，目标存储单元是指存储单元堆栈中与选定字线耦合的存储单元。本技术实施例对预充电电压的大小不加以限定，示例性地，预充电电压为0～10v中的某一电压，如，2v。
137.在示例性实施例中，位线连接端与bl耦合，对位线连接端施加预充电电压的方式为：对位线连接端耦合的bl施加预充电电压。
138.示例性地，在对位线连接端施加预充电电压的情况下，可以将源极线连接端接地，也即对源极线连接端施加0v电压，还可以对源极线连接端施加大于0v但小于预充电电压的电压。
139.在示例性实施例中，在对非选定存储串进行预充电的过程中，除了对位线连接端施加预充电电压外，还需要对位线连接端侧的选择管(也即选择管堆栈中的各个选择管，也可以称为tsg)的栅极施加导通电压，以使tsg的沟道导通，从而避免tsg对电子朝向位线连接端的移动产生堵塞。在示例性实施例中，对tsg的栅极施加导通电压的过程通过对tsg耦合的dsl施加导通电压实现。导通电压大于tsg的阈值电压。示例性地，若tsg的阈值电压的取值范围为1～4v，则导通电压的取值范围可以为5～15v。
140.在步骤802中，将存储单元堆栈中位于位线连接端和目标存储单元之间的存储单元的沟道导通，位于位线连接端和目标存储单元之间的存储单元包括已编程存储单元；其中，目标存储单元为存储单元堆栈中与选定字线耦合的存储单元。
141.已编程存储单元是指位于位线连接端和目标存储单元之间的已写入数据的存储单元，已写入数据的存储单元可以是指未被擦除的存储单元，也可以是指擦除后重新写入数据的存储单元。在位于位线连接端和目标存储单元之间的存储单元包括已编程存储单元的情况下，将位于位线连接端和目标存储单元之间的存储单元的沟道导通，能够避免不导通的沟道堵塞目标存储单元的沟道中的电子向位线连接端移动的现象，使得目标存储单元的沟道中的电子以及掺杂区中的电子均能够被较为充分地吸引至位线连接端。
142.本技术实施例对位于位线连接端和目标存储单元之间的存储单元是否包括未编程存储单元不加以限定。未编程存储单元是指位于位线连接端和目标存储单元之间的未写
入数据的存储单元。也就是说，位于位线连接端和目标存储单元之间的存储单元可以均为已编程存储单元，也可以包括已编程存储单元和未编程存储单元。
143.示例性地，由于掺杂区位于位线连接端和目标存储单元之间，且掺杂区和位线连接端之间为选择管堆栈，选择管堆栈中不存在存储单元，所以，位于位线连接端和目标存储单元之间的存储单元等同于位于掺杂区和目标存储单元之间的存储单元。
144.本技术实施例对使得位于位线连接端和目标存储单元之间的存储单元包括已编程存储单元的情况不加以限定。示例性地，以非选定存储串所在的存储块对应的擦除方式为全部擦除为例，使得位于位线连接端和目标存储单元之间的存储单元包括已编程存储单元的情况包括：编程方向为逆向编程方向，且掺杂区和目标存储单元之间存在擦除后重新写入数据的存储单元。
145.示例性地，非选定存储串所在的存储块对应的擦除方式还可能为部分擦除，此种情况下，使得位于位线连接端和目标存储单元之间的存储单元包括已编程存储单元的情况还可能是其他情况，如，位线连接端和目标存储单元之间存在未被擦除的存储单元等。
146.在一种可能实现方式中，将存储单元堆栈中位于位线连接端和目标存储单元之间的存储单元的沟道导通的实现方式可以为：对位于位线连接端和目标存储单元之间的存储单元的栅极施加第一电压，第一电压大于已编程存储单元的阈值电压。
147.由于未编程存储单元的阈值电压小于已编程存储单元的阈值电压，所以，无论位于位线连接端和目标存储单元之间的存储单元是否包括未编程存储单元，通过对位于位线连接端和目标存储单元之间的存储单元的栅极施加第一电压，均能够保证位于位线连接端和目标存储单元之间的存储单元的沟道导通。此种实现方式的操作便捷性较高。
148.示例性地，已编程存储单元的数量为多个，不同的已编程存储单元的阈值电压可能不同，该第一电压为大于各个已编程存储单元的阈值电压的电压。示例性地，若已编程存储单元的阈值电压的取值范围为0～5v，则第一电压的取值范围可以为5～7v。
149.示例性地，对位于位线连接端和目标存储单元之间的存储单元的栅极施加第一电压的过程通过对位于位线连接端和目标存储单元之间的存储单元耦合的字线施加第一电压实现。
150.本技术实施例对预充电电压和第一电压的大小关系不加以限定。在示例性实施例中，预充电电压大于第一电压。当然，预充电电压还可以小于第一电压。
151.在示例性实施例中，位于位线连接端和目标存储单元之间的存储单元还包括未编程存储单元，此种情况下，将存储单元堆栈中位于位线连接端和目标存储单元之间的存储单元的沟道导通的实现方式还可以为：对已编程存储单元的栅极施加第一电压；对未编程存储单元的栅极施加第二电压。其中，第一电压大于已编程存储单元的阈值电压，第二电压大于未编程存储单元的阈值电压且小于第一电压。
152.第二电压能够使未编程存储单元的沟道导通且小于第一电压，通过对已编程存储单元的栅极和未编程存储单元的栅极分别施加第一电压和第二电压，能够在保证已编程存储单元和未编程存储单元的沟道均导通的基础上节省电力资源。
153.示例性地，第二电压为对存储单元的栅极持续施加的默认电压，也就是说，未编程存储单元的栅极上持续施加有第二电压，该默认电压大于未编程存储单元的阈值电压且小于第一电压。示例性地，未编程存储单元的阈值电压为负值，该默认电压可以为0v。
154.示例性地，对已编程存储单元的栅极施加第一电压的过程通过对已编程存储单元耦合的字线施加第一电压实现；对未编程存储单元的栅极施加第二电压的过程通过对未编程存储单元耦合的字线施加第二电压实现。
155.示例性地，存储单元堆栈中除了包括位于位线连接端和目标存储单元之间的存储单元外，还包括未位于位线连接端和目标存储单元之间的存储单元。未位于位线连接端和目标存储单元之间的存储单元包括目标存储单元以及位于源极线连接端和目标存储单元之间的存储单元。
156.在示例性实施例中，除了将位于位线连接端和目标存储单元之间的存储单元的沟道导通外，还可以将存储单元堆栈中未位于位线连接端和目标存储单元之间的存储单元的沟道导通，从而使存储单元堆栈中的全部存储单元的沟道均导通。将未位于位线连接端和目标存储单元之间的存储单元的沟道导通的实现原理与将位于位线连接端和目标存储单元之间的存储单元的沟道导通的实现原理相同，此处不再加以赘述。
157.在示例性实施例中，由于未位于位线连接端和目标存储单元之间的存储单元不会堵塞目标存储单元的沟道中的电子朝向位线连接端的移动，所以只需对未位于位线连接端和目标存储单元之间的存储单元的栅极施加默认电压(如，0v)，无需关注是否将未位于位线连接端和目标存储单元之间的存储单元的沟道导通。
158.在示例性实施例中，以对已编程存储单元的栅极和未编程存储单元的栅极分别施加第一电压和第二电压，且第二电压为对存储单元的栅极持续施加的默认电压为例，对施加第一电压以及施加预充电电压的截止时间的先后顺序进行限定，以进一步提高预充电效果。在示例性实施例中，对已编程存储单元的栅极施加第一电压的截止时间早于对位线连接端施加预充电电压的截止时间。示例性地，在到达施加电压的截止时间时，电压降至默认电压，示例性地，该默认电压为0v。
159.在对已编程存储单元的栅极施加第一电压时，会有部分电子吸附在已编程存储单元周围，对已编程存储单元的栅极施加第一电压的截止时间早于对位线连接端施加预充电电压的截止时间，能够确保在对已编程存储单元的栅极施加的电压下降到0v后，吸附在已编程存储单元周围的电子能够在预充电电压提供的电场力的作用下，继续朝位线连接端的方向迁移扩散，从而进一步提高对非选定存储串的预充电效果。
160.在示例性实施例中，除了对位线连接端施加预充电电压以及对已编程存储单元的栅极施加第一电压外，还对tsg的栅极施加导通电压，此种情况下，对已编程存储单元的栅极施加第一电压的截止时间早于对tsg的栅极施加导通电压的截止时间以及对位线连接端施加预充电电压的截止时间，以保证预充电充分。示例性地，对tsg的栅极施加导通电压的截止时间不晚于对位线连接端施加预充电电压的截止时间。
161.在示例性实施例中，对于已编程存储单元的数量为多个的情况，对距离位线连接端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离位线连接端近的已编程存储单元的栅极施加第一电压的截止时间，以保证预充电充分。也就是说，对各个已编程存储单元的栅极施加第一电压的截止时间相同；或者，对距离位线连接端越远的已编程存储单元的栅极施加第一电压的截止时间越早。
162.需要说明的是，以上所述仅以对已编程存储单元的栅极和未编程存储单元的栅极分别施加第一电压和第二电压，且第二电压为对存储单元的栅极持续施加的默认电压为例
对施加电压的截止时间的先后顺序进行了介绍，本技术实施例并不局限于此。
163.在示例性实施例中，在对位于位线连接端和目标存储单元之间的存储单元的栅极施加第一电压的情况下，对位于位线连接端和目标存储单元之间的存储单元的栅极施加第一电压的截止时间早于对位线连接端施加预充电电压的截止时间，以保证预充电充分。示例性地，在对位于位线连接端和目标存储单元之间的存储单元的栅极施加第一电压的过程中，对距离位线连接端远的存储单元的栅极施加第一电压的截止时间不晚于对距离位线连接端近的存储单元的栅极施加第一电压的截止时间，以保证预充电充分。
164.在示例性实施例中，在对已编程存储单元的栅极和未编程存储单元的栅极分别施加第一电压和第二电压，且第二电压不为对存储单元的栅极持续施加的默认电压的情况下，对已编程存储单元的栅极施加第一电压的截止时间以及对未编程存储单元的栅极施加第二电压的截止时间均早于对位线连接端施加预充电电压的截止时间，以保证预充电充分。示例性地，对距离位线连接端远的存储单元的栅极施加相应的电压的截止时间不晚于对距离位线连接端近的存储单元的栅极施加相应的电压的截止时间，以保证预充电充分。其中，若存储单元为已编程存储单元，则相应的电压为第一电压；若存储单元为未编程存储单元，则相应的电压为第二电压。
165.本技术实施例对施加电压的开始时间之间的关系不加以限定。示例性地，除持续施加的默认电压外，施加各个电压(如，预充电电压、导通电压、第一电压等)的开始时间均相同。
166.通过上述步骤801和步骤802，能够在位线连接端和目标存储单元之间存在已编程存储单元的情况下，实现对非选定存储串的较为充分地预充电，从而减少与选定字线耦合的存储单元受到的编程干扰。
167.本技术实施例提供的预充电方法，在对位线连接端施加预充电电压的基础上，导通了位于位线连接端和目标存储单元之间的存储单元的沟道，能够避免不导通的沟道堵塞目标存储单元的沟道中的电子向位线连接端移动的现象，从而使得掺杂区中的电子以及目标存储单元的沟道中的电子均被较为充分地吸引至位线连接端，从而实现对非选定存储串的较为充分地预充电，有利于降低存储单元堆栈中的目标存储单元受到的编程干扰。
168.在示例性实施例中，还提供了一种存储器，该存储器包括存储阵列以及与存储阵列通信连接的外围电路；
169.存储阵列包括非选定存储串，非选定存储串的位线连接端和源极线连接端之间包括选择管堆栈和存储单元堆栈，选择管堆栈和存储单元堆栈通过掺杂区连接，存储单元堆栈中包括已编程存储单元和未编程存储单元；
170.外围电路被配置为对源极线连接端施加预充电电压；对存储单元堆栈中的各个存储单元的栅极施加电压；其中，对已编程存储单元的栅极施加的电压大于已编程存储单元的阈值电压，对未编程存储单元的栅极施加的电压大于未编程存储单元的阈值电压。
171.在一种可能实现方式中，外围电路被配置为对已编程存储单元的栅极和未编程存储单元的栅极均施加第一电压，第一电压大于已编程存储单元的阈值电压。
172.在一种可能实现方式中，外围电路被配置为对已编程存储单元的栅极施加第一电压，对未编程存储单元的栅极施加第二电压，第一电压大于已编程存储单元的阈值电压，第二电压大于未编程存储单元的阈值电压且小于第一电压。
173.在一种可能实现方式中，对已编程存储单元的栅极施加第一电压的截止时间早于对源极线连接端施加预充电电压的截止时间。
174.在一种可能实现方式中，已编程存储单元的数量为多个；对距离源极线连接端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离源极线连接端近的已编程存储单元的栅极施加第一电压的截止时间。
175.在示例性实施例中，还提供了一种存储器，该存储器包括存储阵列以及与存储阵列通信连接的外围电路；
176.存储阵列包括非选定存储串，非选定存储串的位线连接端和源极线连接端之间包括选择管堆栈和存储单元堆栈，选择管堆栈和存储单元堆栈通过掺杂区连接；
177.外围电路被配置为对位线连接端施加预充电电压；将存储单元堆栈中位于位线连接端和目标存储单元之间的存储单元的沟道导通，位于位线连接端和目标存储单元之间的存储单元包括已编程存储单元；其中，目标存储单元为存储单元堆栈中与选定字线耦合的存储单元。
178.在示例性实施例中，还提供了一种存储系统，该存储系统包括存储器以及耦合到存储器的控制器，控制器被配置为控制存储器；
179.存储器包括存储阵列以及与存储阵列通信连接的外围电路；
180.存储阵列包括非选定存储串，非选定存储串的位线连接端和源极线连接端之间包括选择管堆栈和存储单元堆栈，选择管堆栈和存储单元堆栈通过掺杂区连接，存储单元堆栈中包括已编程存储单元和未编程存储单元；
181.外围电路被配置为对源极线连接端施加预充电电压；对存储单元堆栈中的各个存储单元的栅极施加电压；其中，对已编程存储单元的栅极施加的电压大于已编程存储单元的阈值电压，对未编程存储单元的栅极施加的电压大于未编程存储单元的阈值电压。
182.在一种可能实现方式中，外围电路被配置为对已编程存储单元的栅极和未编程存储单元的栅极均施加第一电压，第一电压大于已编程存储单元的阈值电压。
183.在一种可能实现方式中，外围电路被配置为对已编程存储单元的栅极施加第一电压，对未编程存储单元的栅极施加第二电压，第一电压大于已编程存储单元的阈值电压，第二电压大于未编程存储单元的阈值电压且小于第一电压。
184.在一种可能实现方式中，对已编程存储单元的栅极施加第一电压的截止时间早于对源极线连接端施加预充电电压的截止时间。
185.在一种可能实现方式中，已编程存储单元的数量为多个；对距离源极线连接端远的已编程存储单元的栅极施加第一电压的截止时间不晚于对距离源极线连接端近的已编程存储单元的栅极施加第一电压的截止时间。
186.在示例性实施例中，还提供了一种存储系统，该存储系统包括存储器以及耦合到存储器的控制器，控制器被配置为控制存储器；
187.存储器包括存储阵列以及与存储阵列通信连接的外围电路；
188.存储阵列包括非选定存储串，非选定存储串的位线连接端和源极线连接端之间包括选择管堆栈和存储单元堆栈，选择管堆栈和存储单元堆栈通过掺杂区连接；
189.外围电路被配置为对位线连接端施加预充电电压；将存储单元堆栈中位于位线连接端和目标存储单元之间的存储单元的沟道导通，位于位线连接端和目标存储单元之间的
存储单元包括已编程存储单元；其中，目标存储单元为存储单元堆栈中与选定字线耦合的存储单元。
190.应当理解的是，在本文中提及的“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
191.以上所述仅为本技术的示例性实施例，并不用以限制本技术，凡在本技术的原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。